资源列表
[VHDL编程] usb_xilinx_vhdl
说明:usb源码_xilinx_vhdl 这是Xilinx FPGA上的usb源码(VHDL)-usb-source _xilinx_vhdl This is a Xilinx FPGA on the usb source code (VHDL)<nanotalk> 在 2025-03-01 上传 | 大小:55kb | 下载:0
[VHDL编程] clock_timer
说明:时钟,计时器,23小时59分59秒的时钟,可自动进位计时,Verilog编写-Clock, timer, 23 hours, 59 minutes, 59 seconds of clock, automatic binary timing, Verilog prepared<duan> 在 2025-03-01 上传 | 大小:56kb | 下载:0
[VHDL编程] ripple
说明:This a ripple adder circuit-This is a ripple adder circuit<vishwabharath> 在 2025-03-01 上传 | 大小:56kb | 下载:0
[VHDL编程] Reg-vs-Wire
说明:This book explains about difference between REG and WIRE in Verilog.<Shekhar Jha> 在 2025-03-01 上传 | 大小:56kb | 下载:0
[VHDL编程] dualpreiortyencoder
说明:this is vhdl code of dualpreiortyencoder<aref> 在 2025-03-01 上传 | 大小:56kb | 下载:0
[VHDL编程] liushuideng
说明:基于CPLD的流水灯实现,使用VHDL语言编程,闪烁间隔为0.5秒。-CPLD-based water lights to achieve using VHDL language programming, blinking interval of 0.5 seconds.<孙大幕> 在 2025-03-01 上传 | 大小:56kb | 下载:0