资源列表

« 1 2 ... .34 .35 .36 .37 .38 2639.40 .41 .42 .43 .44 ... 4311 »

[VHDL编程_5_key_led_without_debounce

说明:学习fpga首选源码,初学者必备!!!verilog写得开关和led-Fpga preferred learning source, essential for beginners! ! ! verilog write switch and led
<光芒电子> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程cntr-all

说明:VHDL code for 3 bit counter
<bobby> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程vgalab2

说明:field programmable gate array
<rhiessa> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程multi_bank_OLD

说明:A expensive MultiBank Algorithm for DVB Deinterleaving
<kalidas> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程ep2c35_4_11_spi_send

说明:这个程序用来在FPGA内实现SPI接口的通讯。程序使用verilog硬件语言编写。-this program is writen by verilog HDL.it is for spi communicate in FPGA
<Nevin Young> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程4-20ma---0-10v-LCD

说明:4-20ma application note
<LVNT> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程RC6-block-cipher-using-VHDL

说明:VHDL implementation of RC6 encryption algorithm Test file represent applying all zero input and all zero key note that result is correct but bytes positions are swapped
<waleed> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程PWM

说明:在一般MCU都没有自带PWM模块,必须通过定时器产生。虽然能够实现这个PWM,但是需要以浪费宝贵的定时器为前提。本例采用STC12C些列单片机的两路PWM模块产生两路PWM,占空比从0 --99 -In general, do not bring their own low-end MCU PWM module, must be the timer. Although able to achieve this PWM, but need
<linjian> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程digtal_clock

说明:基于fpga的数字钟, quartus II 环境-digtal clock implement on fpga
<mend> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程PLL_12MHz

说明:用verilog语言制作一个PLL,这个PLL可以将频率除频到12MHZ,将PLL除频成12MHZ输出-Verilog language production with a PLL, the PLL frequency divider can be to 12MHZ, 12MHZ into the PLL output divider
<郑先生> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程add_unsigned1

说明:Adding Unsigned Numbers. Introduction. Adding numbers in binary is pretty much the same as adding in base ten. In fact, you could argue that it s even easier
<omid> 在 2025-03-01 上传 | 大小:54kb | 下载:0

[VHDL编程quick_reference

说明:SPECMAN LEARNING MATERIAL FOR VERIFICATION OF VHDL VERILOG SOC
<ABRAXAS> 在 2025-03-01 上传 | 大小:54kb | 下载:0
« 1 2 ... .34 .35 .36 .37 .38 2639.40 .41 .42 .43 .44 ... 4311 »

源码中国 www.ymcn.org