[VHDL编程] 串口verilog源代码

说明：串口UARTverilog源代码。包括控制模块、收、发模块。程序全，功能简洁，包含Q2工程
<huangjiajun1213> 在 2011-03-14 上传 | 大小：62.7kb | 下载：0

[VHDL编程] jianpanshuru

说明： 基于vhdl的键盘输入,学校的作业，已经过验证，可用-based on the keyboard input, the school operations, which have been verified available
<ly> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] dianji

说明：基于FPGA系统的步进电机控制，内涵详细的源代码-FPGA-based system of stepper motor control, detailed content of the source code! !
<刘嵘> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] shzzh

说明：这是在FPGA上实现的数字钟功能，用VERILOG语言编程，已功过编译，仿真验证-This is the FPGA to achieve the digital clock function with verilog programming language, compiler has merits and demerits. Simulation
<吴乔红> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] UVM_Guidlines

说明：UVM Coding Guidelines for verification
<tguy99999> 在 2025-03-03 上传 | 大小：63kb | 下载：0

[VHDL编程] proj1

说明：EDK project folder for developing simpel appliations
<srin> 在 2025-03-03 上传 | 大小：63kb | 下载：0

[VHDL编程] fpga1

说明：CONTADOR DE 60 SEGUNDOS FPGA VHDL
<Aldair> 在 2025-03-03 上传 | 大小：63kb | 下载：0

[VHDL编程] High-Level-Design-with-SystemC

说明：电子系统设计使用system C进行高层次综合high level synthesis 讲解文档,包括基本概念和流程,方法等-high-level synthesis with system C language,this document intoduce concetps,methods and flow
<wang bo> 在 2025-03-03 上传 | 大小：63kb | 下载：0

[VHDL编程] encoder-based-on-Gray-code

说明：基于VHDL格雷码编码器的设计，可以在试验箱上直接运行-Design of VHDL encoder based on Gray code, can be run directly in the chamber
<漆广文> 在 2025-03-03 上传 | 大小：63kb | 下载：0

[VHDL编程] Add2bits

说明：add 2 bits and display result on 7 segment (vhdl)
<Ridamir> 在 2025-03-03 上传 | 大小：63kb | 下载：0

[VHDL编程] xapp870

说明：sata物理层 ，实现物理层的参考，可以借鉴一下(phy layer for sata,target is Xilinx ML505 .)
<lmf432502> 在 2025-03-03 上传 | 大小：63kb | 下载：0

[VHDL编程] key_jitter_decade_counter_seg

说明：采用对抖动时间的记录，实现按键消抖，并记录按键个数(We use the recording of the jitter time to achieve the key dithering and record the number of keys.)
<小明与小明> 在 2025-03-03 上传 | 大小：63kb | 下载：0