资源列表
[VHDL编程] SystemVerilogImplicitPorts
说明:The Accellera SystemVerilog language[3] includes two new features designed to remove much of the tedium and verbosity related to building top-level ASIC and FPGA designs from instantiated sub-blocks. These enhancemen<陈斌> 在 2025-03-03 上传 | 大小:62kb | 下载:0
[VHDL编程] ElectronicClockandsimulationwithVHDL
说明:电子时钟VHDL程序与仿真。包括:10进制计数器设计与仿真,6进制计数器设计与仿真,24进制计数器设计与仿真.-Electronic Clock and simulation of VHDL program. Includes: 10 binary counter design and simulation, 6 binary counter design and simulation, 24 binary counter design<Zhu> 在 2025-03-03 上传 | 大小:62kb | 下载:0
[VHDL编程] VHDL
说明:VHDL语言程序设计及应用的源代码。包括2-12章的内容。内有一个应用实例:数字密码引爆器的设计。-VHDL language and application programming source code. Including the contents of Chapter 2-12. There are a practical example: the design of digital code detonator.<deng wensi> 在 2025-03-03 上传 | 大小:62kb | 下载:0
[VHDL编程] sdram_models
说明:MICRON公司SDRAM的各种仿真模型,可以用于各种仿真环境-sdram simulation model<oaksun> 在 2025-03-03 上传 | 大小:62kb | 下载:0
[VHDL编程] DCT_IDCT
说明:verilog code for DCT and IDCT (JPEG)<Dang Tien Dat> 在 2025-03-03 上传 | 大小:62kb | 下载:0
[VHDL编程] alu
说明:this is source code in verilog for arithmatic logic unit for RISC cpu<Harshit B J> 在 2025-03-03 上传 | 大小:62kb | 下载:0
[VHDL编程] usb1.1
说明:USB 1.1的verilog代码,已通过fpga 程序源代码内容-Verilog code for USB 1.1, has passed through the contents of the source code fpga<huipengliu> 在 2025-03-03 上传 | 大小:62kb | 下载:0
[VHDL编程] DE1_LTM_TEST
说明:altera DE1 +terasic 触摸屏例程-altera DE1+ terasic touch screen routine<张健> 在 2025-03-03 上传 | 大小:62kb | 下载:0
[VHDL编程] digital-clock
说明:一个数字钟,可以手动调节时间,精确到秒,有源程序,有仿真图-A digital clock, you can manually adjust the time, accurate to the second, a source, a simulation diagram<小牛> 在 2025-03-03 上传 | 大小:62kb | 下载:0