资源列表
[VHDL编程] 数字频率计(试验报告)
说明:数字频率计(试验报告)适合初学者参考-Digtal Frequency Test(experiment report) suit Raw recruit reference<振臂> 在 2025-03-04 上传 | 大小:64kb | 下载:0
[VHDL编程] timer_ip_core
说明:timer ip core 8 bit, verilog simulation and coding<minhthe> 在 2025-03-04 上传 | 大小:65kb | 下载:0
[VHDL编程] DigiClock_v1.0
说明:多功能数字钟:包含默认模式、设置模式、闹钟模式和跑表模式。已在ISE10.1工具烧录成功,烧录开发板Xilinx Spartan 3 xc3s400 pq205 speed -4 开发板烧录成功-Multi-function digital clock: contains the default mode, setting mode, alarm mode and stopwatch mode. The source code has<triblade> 在 2025-03-04 上传 | 大小:65kb | 下载:0
[VHDL编程] Dragon-Heart_VERILOG.doc
说明:神州龙芯cpu的verilog设计规范,本规范适用于下列三种 Verilog代码文件的编写:1)可综合逻辑部件;2)虚拟部件(Virtual Component--VC);3)测试模块(testbenches)。-The verilog design specification of BLX cpu<Victor> 在 2025-03-04 上传 | 大小:65kb | 下载:0
[VHDL编程] vhdl-serial
说明:精品串口代码,有多种不同设置,数据位、停止位、检验位可调。-Boutique serial code, there are a variety of different settings, data bits, stop bits, parity bit adjustable.<t> 在 2025-03-04 上传 | 大小:65kb | 下载:0
[VHDL编程] ise_keygen7.1-8.1-9.1
说明:赛灵思的ise718191的lic-xilinxs ise718191 lic。。。。。。。<王蒙> 在 2025-03-04 上传 | 大小:65kb | 下载:0
[VHDL编程] 16-Bit_RCA
说明:16 bit Ripple Carry Adder using vhdl on modelsim<gngr3934 > 在 2025-03-04 上传 | 大小:65kb | 下载:0
[VHDL编程] ADC的核心指标(SINAD,ENOB等)
说明:ADC采样性能分析,核心指标等。及一些测试方法。(Analysis of ADC sampling performance)<qeer> 在 2025-03-04 上传 | 大小:65kb | 下载:0