[VHDL编程] bitsyn

说明：在ＦＰＧＡ设计中，当接收的数据需要用数据中提取时钟的时候，需要进行同步处理，该文章详细介绍了数据同步处理的过程-In the FPGA design, when the received data need to extract the clock when the data needs to be synchronized, the article introduced in detail the process of data sy
<龙珠> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] machine

说明：microprocessor in vhdl
<tanalyounes.> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] addersandsubtractors

说明： this project is based on half adder ,full adder,half subtractor and full subtractor using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus t
<jatab> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] serial-VHDL-Deign

说明：本程序模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。-This procedure is to verify the function module and the PC machine to achieve a basic serial communication functions. Need to install a serial PC, debugging tools
<RoyHunter> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] RecoveryRemoval

说明：关于FPGA中的timequest timing analyzer中的recovery 和removal的讲解-On the FPGA in timequest timing analyzer in the recovery and removal of the explanation
<张飞> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] ADE-papaer-I

说明：analog and digital electronics
<prabhat> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] key

说明：吉大短学期CPLD实习程序 利用状态机合理的完成了按键去抖的工作，利用EP1C240C8搭建起来的硬件电路能够按照设计者的思路正常工作按照需要的完成了去抖的任务-Chittagong short term internship program CPLD reasonable use of state machine to complete the work of the keys to the shaking, the use of
<吴琦轩> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] spi_int

说明：realize spi interface vhdl code xilinx help ths help developers
<Antoshka> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] jianpan

说明：单片机键盘扫描程序，矩阵键盘，数码管显示，0到F，可自己修改-SCM keyboard scanner, matrix keyboard, digital display, A to F, can modify their own
<demon> 在 2025-03-04 上传 | 大小：64kb | 下载：1

[VHDL编程] LCD1602xianshi

说明：12864应用实例 快来下吧 不下后悔-Under Applications 12864 Come regret it no less than
<tom> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] 32p-Soc-G.3DS-Proteus-ARES

说明：3D Model to Proteus/ARES 3D PCB Visualization
<Christoffer> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] ROM-based-sine-wave-generator-design

说明：设计基于ROM的正弦波发生器，对其编译，仿真。 具体要求： 1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。-ROM-based sine wave generator design, its compilation,
<坐听晚风赏晚霞> 在 2025-03-04 上传 | 大小：64kb | 下载：0