[VHDL编程] qdq_new

说明：采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路- Uses Verilog the HDL design, obtains the realization basis on the palm space intelligence development board to snatch the answering principle, the en
<> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] wodevhdl

说明：vhdl练习实例。在maxplus2中编写，编译通过，正确。-VHDL practice examples. In maxplus2 prepare, compile and correct.
<梦雨> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] spi

说明：VHDL实现SPI功能源代码 -- The SPI bus is a 3 wire bus that in effect links a serial shift -- register between the "master" and the "slave". Typically both the -- master and slave have an 8 bit shift register so the combine
<阿飞> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] DCT

说明：用verilog语言实现DCT编解码 附有DCT的说明-Using Verilog language realize DCT codec with a descr iption of DCT
<周韧研> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] QuartusII41_Installation

说明：这是一个有关于VHDL的开发环境QUARTUS的安装方法的电子书。-This is a development environment on the VHDL Quartus installation method of e-books.
<lesslie> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] decoder

说明：一个verilog源代码，用于译码器的编程。-A verilog source code, for programming decoder.
<PUDN_CHEN> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] ADDER

说明：simple 16-bit CSA Adder
<calvin> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] Modelsim_Advanced

说明：介绍modelsim的使用说明，文字浅显易懂-modelsim user guide
<cuiling> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] 16-1MUX

说明：16 down to 1 Multiplexer in Vhdl
<Abdullah> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] 3-to-8Decoder

说明：3 to 8 Decoder in vhdl
<Abdullah> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] xilnx_sata

说明：xilinx 的sata解决方案，已对其中内容作了修改，可实现综合-sata the xilinx solutions have been made to amend the contents of which can be used
<张峰> 在 2025-03-04 上传 | 大小：64kb | 下载：0

[VHDL编程] cf_ldpc

说明：ldpc码编码、译码设计，使用vhdl语言编写，包括c语言写的测试代码-ldpc code encoding, decoding design, vhdl language use, including testing c language code
<jinghai> 在 2025-03-04 上传 | 大小：64kb | 下载：0