资源列表
[VHDL编程] compile_lib_of_Xilinx_ModelSim_with_compxlib
说明:附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库,创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化,免去繁杂的手动操作,是创建这个仿真库最简洁的方法之一-Annex compxlib introduce how to use Xilinx<钟毓秀> 在 2025-03-13 上传 | 大小:102kb | 下载:0
[VHDL编程] full11adder
说明:this is a full adder using VHDL it s really helpful<marriott> 在 2025-03-13 上传 | 大小:102kb | 下载:0
[VHDL编程] jpegVerilog
说明:FPGA实现jpeg Verilog源代码-FPGA realization of jpeg Verilog source code<许伟> 在 2025-03-13 上传 | 大小:102kb | 下载:0