资源列表
[VHDL编程] 24bitdisplay
说明:一个VEILOG HDL程序,可以直接应用,-A VEILOG HDL procedures, can be applied directly,<张金辉> 在 2025-03-13 上传 | 大小:102kb | 下载:0
[VHDL编程] sign-magnitude-adder
说明:this is vhdl code of sign-magnitude-adder<aref> 在 2025-03-13 上传 | 大小:103kb | 下载:0
[VHDL编程] DAC902_model
说明:用verilog写的12位并口DAC902 模块。可在FPGA上运行-Written in verilog 12 parallel DAC902 module.Can be run on the FPGA<吴添杨> 在 2025-03-13 上传 | 大小:103kb | 下载:0
[VHDL编程] chpt5
说明:This presentation discusses BCH codes which are a certain type of error correction codes that is extensively used in Digital Communications. The understanding of BCH codes and its generation requires a good background in<aaststudents> 在 2025-03-13 上传 | 大小:103kb | 下载:0
[VHDL编程] base_4_fft
说明:基4FFT原理及MATLAB实现,基本原理,编程思想等-base——4 FFT principle and MATLAB implementation, the basic principles of programming ideas, etc.<bill> 在 2025-03-13 上传 | 大小:103kb | 下载:0
[VHDL编程] Additionneur_ise12migration
说明:additionneur code vhdl for fpga-additionneur code vhdl for fpga<fifi> 在 2025-03-13 上传 | 大小:103kb | 下载:0
[VHDL编程] VERILOG_HDl
说明:verilog 初学者常用模块,可作为初学者实验使用(Verilog beginners commonly used modules, can be used as beginners experimental use)<大老鼠 > 在 2025-03-13 上传 | 大小:103kb | 下载:0
[VHDL编程] e55_mul_addtree
说明:实现4位乘法器的流水线操作计算,便于理解流水线(The implementation of pipelined operation of 4 bit multiplier is convenient for understanding pipelining)<yuanjingwei > 在 2025-03-13 上传 | 大小:103kb | 下载:0