[VHDL编程] rom_mem

说明：设计14×6 位的ROM，其结构图如图1 所示。其中，reset 为复位按钮，可以采用TEC-CA 平台上的复位脉冲，对应ACEX1K100 型号芯片的管脚ID 为83，Cyclone 的则为240；clock 为时钟脉冲源，可采用TEC-CA 平台上单脉冲按钮，对应ACEX1K100 型号芯片管脚ID 为 79，Cyclone 的则为29；dout 为ROM 单元的输出引脚。-Design 146 of the ROM,
<Bingo> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] 1313721777

说明：nexys3 FPGA开发板的uart nexys 3 串口测试程序-nexys3 FPGA uart
<fan> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] buttons

说明：fpga verilog入门经典系列 下载即用:按键。-fpga verilog abc buttons
<wdlpt> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] SPISlavetoPWMGeneration-Source.ZIP

说明：SPI convert to PWM for CPLd
<xmatrix_7> 在 2025-03-13 上传 | 大小：107kb | 下载：1

[VHDL编程] DAC1405

说明：dac DAC1405 Verilog code-DA DAC1405 Verilog
<zhou tao> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] FPGA-program-flow-chart

说明：altera fpga烧写流程，原创，详实。-altera fpga
<gone> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] add32

说明：由1位加法器级联得到的32位加法器 是设计单周期cpu的时候的基本部件-use 1 adders to be a 32 adder it is necessary for you to design a cpu
<Richar> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] IO

说明：基于NEXYS4 和ISE14.7开发的并行IO接口设计，达到数码管滚动显示数字的功能-NEXYS4 and ISE14.7 developed parallel IO interface based, to the digital display digital scroll function
<叶爽> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] FPGA_PWM

说明：该代码的功能是在FPGA上实现PWM的功能，可以实现矩形波的占空比与频率可调。-The code function is to achieve PWM functions on FPGA, the duty cycle can be achieved with the adjustable frequency rectangular wave.
<小松> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] UDP

说明：UDP of Dff and mux. COntains test bench also
<vki> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] decoder38-ok-38译码器

说明：使用quartus2软件的VHDL编写了简单38译码器，希望大家能积极学习(The use of quartus2 software VHDL prepared a simple 38 decoder, I hope we can actively study)
<wangwei894535358 > 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] 4.Code_KitPic_v4Th

说明：code dspic pickit123
<caovan > 在 2025-03-13 上传 | 大小：107kb | 下载：0