资源列表

« 1 2 ... .01 .02 .03 .04 .05 2406.07 .08 .09 .10 .11 ... 4311 »

[VHDL编程FPGA-design-ideas-and-techniques

说明:FPGA 设计的四种常用思想与技巧包括:乒乓操作,流水线操作,串并转换技巧,数据接口同步方法-The four commonly used FPGA design ideas and techniques include: ping-pong operation, pipelining, and convert the string technique, synchronous data interface methods
<salvary> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程key

说明:基于Nios ii处理器的响应按键程序 -Processor-based Nios ii response key program
<thomas yang> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程spi-ping

说明:PIC24HJ64GP506的12864屏文件-PIC24HJ64GP506 12864 screenshots
<崔金伟> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程VerilogHDLshuzizhong

说明:本设计的数字钟,要求显示格式为小时—分钟—秒钟,分别在8个七段LED数码管上以动态分时扫描的方式显示,附加功能:有调时模式,增加秒表功能-The design of the digital clock, required to display format for hours-minutes-seconds, respectively in eight seven LED digital tube for dynamic points
<张伟> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程exp4

说明:比较器,用于比较两个位串所代表的整数的大小。-The comparator is used to compare two, represented by the bit strings of integers
<sking> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程Four-FPGA-design-techniques

说明:FPGA设计的四种常用思想与技巧,包括乒乓操作、串并转换、流水线操作、数据接口同步化-FPGA design of the four common ideas and techniques, including the operation of ping-pong, SERDES, pipelining, synchronization of data interface
<function wu> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程vhdl-program

说明:sobel edge detection using vhdl
<hamed> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程mux16

说明:本程序是基于verilog HDL的16bit乘以16bit程序,需要的下载。-This procedure is based on the Verilog HDL16bit multiplied by 16bit procedures, the need to download.
<李炯> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程max2work

说明:vhdl code for ram,you can use it easy
<miki> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程fpga_Stepper-motor

说明:通过状态机控制步进电机的转动方向和转动角度-Through the state machine to control the direction of rotation of the stepper motor and the rotation angle
<Weimiao Cai> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程TP3_ADD4

说明:xilinx se spartan 3e 4bit addition
<hatimaine> 在 2025-03-14 上传 | 大小:106kb | 下载:0

[VHDL编程rank_exam

说明:基于systemverilog的高考学生个人信息数据库,并带有排序功能-Based systemverilog entrance pupil personal information database, and with the sort function
<王德鹏> 在 2025-03-14 上传 | 大小:106kb | 下载:0
« 1 2 ... .01 .02 .03 .04 .05 2406.07 .08 .09 .10 .11 ... 4311 »

源码中国 www.ymcn.org