资源列表

« 1 2 ... .97 .98 .99 .00 .01 2402.03 .04 .05 .06 .07 ... 4311 »

[VHDL编程nco_tb

说明:nco的测试文件,基于altera的nco核的测试程序-nco_td altera ip core testbench
<qdan> 在 2025-03-13 上传 | 大小:2kb | 下载:0

[VHDL编程FPGA_USB

说明:自己写的用于测试USB和FPGA通信的程序,主要是通过USB发送数据,来测试FPAG的LED跑马灯-Write for testing USB and FPGA communication process, mainly through the USB to send data to test the LED Marquee FPAG
<赵伟> 在 2025-03-13 上传 | 大小:3.41mb | 下载:0

[VHDL编程FPGA_Sample

说明:FPGA的一些入门程序,包括跑马灯、状态机、USB2.0接口、串口等等。可自己看-Some FPGA-entry procedures, including marquees, state machine, USB2.0 interface, serial ports and so on. Can look up
<赵伟> 在 2025-03-13 上传 | 大小:14.72mb | 下载:0

[VHDL编程arm-register-verilog

说明:用verilog描述语言实现的4位、32位、arm寄存器。-Verilog descr iption language with 4-bit, 32-bit, arm register.
<> 在 2025-03-13 上传 | 大小:8.96mb | 下载:0

[VHDL编程ARM-barrel-shifter

说明:用verilog描述语言实现的桶形移位器。-Descr iption language with verilog barrel shifter.
<> 在 2025-03-13 上传 | 大小:958kb | 下载:0

[VHDL编程MIPS-ARM-ALU

说明:用verilog描述语言实现的MIPS和ARM的ALU程序。-Verilog descr iption language with the MIPS and ARM ALU program.
<> 在 2025-03-13 上传 | 大小:2.41mb | 下载:0

[VHDL编程MIPSCPU

说明:用verilog描述语言实现的MIPS32位单周期CPU。-Verilog descr iption language with the MIPS32-bit CPU.
<> 在 2025-03-13 上传 | 大小:2.58mb | 下载:0

[VHDL编程servomat

说明:antidad_a EQU s0 talto EQU s1 Rename register sX with <name> tbajo EQU s2 indicador EQU s3 cantidad_b EQU S4 Define constant <name>, assign value name ROM output file generated by pBlazIDE assembl
<Jorge> 在 2025-03-13 上传 | 大小:1.01mb | 下载:0

[VHDL编程DC-motor-controller-and-its-control

说明:基于VHDL语言的直流电机控制器及其控制,本控制系统的总体结构,下位机是整个高频疲劳试验机控制器的核心。用于实现产生控制试验机的控制信号和数据,反馈信号的处理,以及和上位机进行数据通信。其控制功能强弱也直接影响着整个控制器性能的好坏-DC Motor Based on VHDL controller and its control, the overall structure of the control system, the nex
<moyeo> 在 2025-03-13 上传 | 大小:3kb | 下载:0

[VHDL编程FFT-of-VHDL-source-code

说明:FFT的VHDL源代码,代码是实现快速傅里叶变换。-FFT in VHDL source code,The code is to realize fast Fourier transformation.
<周鑫> 在 2025-03-13 上传 | 大小:29kb | 下载:0

[VHDL编程f_de_ck564

说明:根据数据校准时钟,实现频率时钟校准,能够使数据准确输入进入ram-clk jiaozhun shixian shujuzhunqueduru
<海怒> 在 2025-03-13 上传 | 大小:1kb | 下载:0

[VHDL编程FIR-filter-VHDL-code

说明:基于FPGA的17阶FIR滤波器VHDL代码。文件附带了FIR数字滤波器理论的介绍。-FPGA-based 17-order FIR filter VHDL code. File with the FIR digital filter theory introduction.
<周鑫> 在 2025-03-13 上传 | 大小:898kb | 下载:0
« 1 2 ... .97 .98 .99 .00 .01 2402.03 .04 .05 .06 .07 ... 4311 »

源码中国 www.ymcn.org