[VHDL编程] MSequenceGenerator

说明：5位的M序列发生器，verilog代码实现。5次本原多项式采用f(x)=x^5+x^2+1-5 of the M-sequence generator, verilog code. 5 using a primitive polynomial f (x) = x ^ 5+ x ^ 2+1
<陈振睿> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] ModelSim-tutorial

说明：Good ModelSim Tutorial for simulating FPGA projects
<flame> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] clock1

说明：这个文件是利用quarters编写的基于DE0板的时钟程序，可以模拟时钟功能，整点报时，设定闹钟等-This document is written based on the use of quarters DE0 board clock program that can simulate clock function, the whole point of time, set the alarm clock, etc
<吴旭峰> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] testqqqq

说明：VHDL的实验仿真程序 很经典的程序 简单实用 可以稍加修改既可以使用的程序-VHDL test programs very good programs ，you can uses it easilyVHDL test programs very good programs
<和亮> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] comp

说明：verilog FPGA060 比较器实验例程和文档-verilog FPGA060 comparator test routines and documentation
<123456> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] cpld_XDS510yuanma

说明：自制TDS510用到的cpld程序，很有用 可以参考-The homemade TDS510 used cpld program
<lcd> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] FPGA

说明：FPGA串口通信 Verilog -FPGA UART uartFPGA UART
<杨倩> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] MDB_Version_4-2

说明：mdb协议，包含各种终端，自动售货机协议-Version 4.1 of this specification is the fifth release of the international Multi-Drop Bus/ Internal Communication Protocol (MDB/ICP).
<YKL> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] verilog_rtl

说明：EXPLANATION FOR SERIAL COMMUNICATION
<MOHSIN> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] DE2_115_IR

说明：用FPGA DE2-115开发板实现红外IR的接受器，将接受结果用数码管显示-Infrared IR receiver FPGA DE2-115 development board will accept the results with digital display
<tony> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] fpga--OV7670-code

说明：fpga 对OV7670的硬件初始化 希望对你有点帮助-ov7670 initialized code in fpga
<wangzao> 在 2025-03-13 上传 | 大小：107kb | 下载：0

[VHDL编程] h_adder

说明：半加器VHDL代码，包含所有文件，较清晰-Half adder VHDL code, including all documents, clearer
<徐威威> 在 2025-03-13 上传 | 大小：107kb | 下载：0