[VHDL编程] FPGA

说明：FPGA 设计的四种常用思想与技巧-FPGA design ideas and techniques used in four
<李胜> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] HDB3encoder

说明：数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。采用AMI码的信号交替反转，有可能出现四连零现象，这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点，而对定时信号的恢复十分有利，并已成为CCITT协会推荐使用的基带传输码型之一。为此，本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。-Digital
<shashou> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] div8

说明：分频系数为8，分频输出信号占空比为50 的分频器-Frequency factor of 8, sub-frequency output signal duty cycle to 50 of the prescaler
<Moskey> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] gh_timer_8254_1_1

说明：opencores的8254vhdl源代码，只需修改总线接口即可使用-8254vhdl the opencores source code, just modified to use bus interface
<贺明辉> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] stack_operation

说明：堆栈，后进先出！vhdl语言实现堆栈的功能！希望大家下载~-stack operation
<杨光伟> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] sdram_ver_134

说明：This code is a SDRAM Controller IP Core for FPGA to interface with SDRAM Memory. This code is based Xilinx FPGA Playform.
<peace> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] !DDS_vhdl

说明：采用DDS（直接数字频率合成）方法，用VHDL编写，源程序-Using DDS (direct digital frequency synthesis) method, using VHDL written source
<王岩嵩> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] vhdl_design_of_finite_state_machine

说明：vhdl有限状态机的设计vhdl design of finite state machine-the design of finite state machine vhdl vhdl design of finite state machine
<张c> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] Intelligent_washing_control_system_vhdl_language.r

说明：实现智能洗衣机控制系统vhdl语言Intelligent washing control system vhdl language-Intelligent washing control system vhdl language Intelligent washing control system vhdl language
<xiaoli> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] testsysclk

说明：spi发送数据的vhdl程序 spi发送数据的vhdl程序-vhdl program to send data spi spi spi program to send data send data vhdl vhdl program
<zhangj> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] GOLD_VHDL

说明：论文讨论的是基于VHDL 实现在系统编程平衡GOLD 码逻辑电路设计，给 出周期与相位可编程平衡GOLD 码生成电路设计方案。该方案由最长线性移位寄存器 与可选反馈支路构成。-Discussion paper is based on VHDL programming to achieve a balance in the system logic circuit design GOLD code given cycle and
<wendy> 在 2025-03-14 上传 | 大小：106kb | 下载：0

[VHDL编程] VGA

说明：基于Xilinx SPARTAN-3E开发板 的VGA实验代码，VHDL编写，非常适合初学者学习FPGA实现VGA控制-Based on Xilinx SPARTAN-3E development board VGA test code, VHDL written, very suitable for beginners to learn to achieve VGA control FPGA
<张小琛> 在 2025-03-14 上传 | 大小：106kb | 下载：0