资源列表

« 1 2 ... .36 .37 .38 .39 .40 2341.42 .43 .44 .45 .46 ... 4311 »

[VHDL编程ByteBlasterII

说明:Altera ByteBlaster II 下载电缆制做说明-Altera ByteBlaster II download cable system, so note
<www> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程pll_code

说明:全数字锁相环的verilog源代码-全数字锁相环的verilog源代码
<jack> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程TechXclusives-GetYourPrioritiesRight

说明:Xilinx FPGA make 50 smaller-Xilinx FPGA make 50 smaller
<Kraja> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程halfadder

说明:single bit half adder
<law> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程cr_counter

说明:视频图像的行列计数器基于VHDL的实现,已经调试仿真通过-Video images VHDL-based implementation of the ranks of the counter has been adopted debugging emulator
<刘文英> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程manch

说明:该文件是一个完整的工程文件,用VerilogHDL语言编写,包括曼彻斯特编码器的设计文件和仿真测试文件以及解码器的设计文件和仿真测试文件。在Modelsim中仿真测试通过。-The document is a complete project file, with VerilogHDL languages, including the Manchester encoder design documents and simulation
<dayu1994> 在 2025-03-16 上传 | 大小:120kb | 下载:1

[VHDL编程cymometer

说明:8位十进制的频率计 有相关的波形仿真,对相应计数器的修改,可以实现任何进制(如8、16、32)的修改-8-bit decimal frequency include the relevant waveform simulation, the corresponding changes to the counter, any band can be achieved (eg, 8,16,32) changes
<李建兵> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程SEG7DEC

说明:七段BCD码显示译码器代码,共阴极LED-Seven-segment BCD decoder source code display, common cathode LED
<史忽> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程can

说明:can总线的verilog设计与实现,很好的资料哦-the implention of can bus with verilog
<pengyong> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程MY

说明:my work in the acedemic-my work in the acedemic...
<hardik> 在 2025-03-16 上传 | 大小:120kb | 下载:0

[VHDL编程1536PointFFTfor3GPP

说明:用FPGA时间FFT的方法和代码,比较实用哦-Time FFT with FPGA approach and code
<bj> 在 2025-03-16 上传 | 大小:120kb | 下载:1

[VHDL编程Cordic

说明:This a vhdl synthesis of the CORDIC method.-This is a vhdl synthesis of the CORDIC method.
<vonsquidy> 在 2025-03-16 上传 | 大小:120kb | 下载:0
« 1 2 ... .36 .37 .38 .39 .40 2341.42 .43 .44 .45 .46 ... 4311 »

源码中国 www.ymcn.org