[VHDL编程] PALIC_8255

说明：8255并行接口芯片得VHDL描述，可综合-8255 parallel interface chip a VHDL descr iption can be integrated
<luyingc> 在 2025-03-07 上传 | 大小：413kb | 下载：0

[VHDL编程] jtd

说明：很实用的交通灯程序：程序中有主干道和小路两个线路。当小路来车且等待时间达到L时，小路可以通行；再经过S时间后，小路停业通行。 程序中还有分步程序，很适合初学者学习。-Traffic lights program: program main road and two lines of the path. When the path to the car and waiting for time to reach L, paths can
<konglong> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] EDA--light-water-

说明：用VHDL设计的流水灯，基于xilinx ise-vhdl light water
<登入> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] OFDM-FPGA-design

说明：OFDM系统数字中频的FPGA设计 本文主要讨论了 OFDM 系统中使用数字中频的优点, 在发射机和接收机中的 实现方案-The OFDM system digital IF FPGA design This paper mainly discusses the advantages of OFDM system using digital IF transmitter and receiver Implementati
<沧海一粟> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] IFFT

说明：FPGA实现IFFT模块，verilog源码-FPGA implementation IFFT module, verilog source
<阿毛> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] disptest

说明：模拟示波器的现实程序，有x，y和光标。采用AD5440输出，现实效果很好。（示波器x-y方式）-Analog oscilloscope reality program, there are x, y and cursor. Using AD5440 output, real good results. (Xy oscilloscope mode)
<暗海风> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] CAR

说明：基于FPGA的模拟信号灯控制，可实现交通灯的效果-FPGA analog signal control, the effect can be achieved based on the traffic lights
<> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] invaders_multi_rel0001

说明：XILINX FPGA 游戏实例，包括键盘控制，学习FPGA的好材料-XILINX FPGA game examples, including keyboard control, FPGA good learning materials
<jonson> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] T01_UART_CORE

说明：Verilog 实现的 UART串口读写控制核 参数化校验、时钟设置，完整工程（xilinx），包括文档、源码等。供学习参考，希望大家上传自己代码，共同提高，*小日本。-Verilog implementation of the UART serial port to read and write control nuclear parametric check, clock setting, complete project (Xi
<FEIFEI> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] lcd1602

说明：1602 LCD 的 verilog 语言控制显示程序，好用，适合入门-lcd 1602 verilog
<lxn> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] acounter

说明：利用VHDL语言设计的等精度数字频率计，有各个模块的详细设计语言，已调试成功。-The use of VHDL language design digital frequency meter, a detailed design language of each module has been successful debugging.
<shi> 在 2025-03-07 上传 | 大小：414kb | 下载：0

[VHDL编程] shuzizhong

说明：基于basys2的简易数字钟，包含校时功能-A simple digital clock base on basys2 board, including timing function.
<黄绾力> 在 2025-03-07 上传 | 大小：414kb | 下载：0