资源列表
[VHDL编程] USB 1.1 IP-CORE和设计范例 VHDL源代码
说明：USB 1.1 IP-CORE和设计范例 VHDL源代码-Sample program for USB1.1 IP core design, VHDL source code<ken> 在 2025-03-06 上传 | 大小：416kb | 下载：0
[VHDL编程] shuzizhong
说明：设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of<盼盼> 在 2025-03-06 上传 | 大小：416kb | 下载：0
[VHDL编程] Lab_Picoblaze
说明：This a laboratory of picoblaze-This is a laboratory of picoblaze<wahyan> 在 2025-03-06 上传 | 大小：416kb | 下载：0
[VHDL编程] lanqiu24s8
说明：篮球24s计时。计时器递减计数到零时，数码显示器显示‘0’并停止，同时发出报警信号-basketball 24 seconds<ts> 在 2025-03-06 上传 | 大小：417kb | 下载：0
[VHDL编程] WITH_LED_RUN
说明：上位机通过PCI9054和fpga通讯，例子中为主机发送包，传到pci9054,然后pci9054把数据发给fpga，fpga收到数据控制LED-PC communication through the PCI9054 and fpga examples for the host to send packets transmitted pci9054, then send the data pci9054 fpga, fpga rece<杨洋> 在 2025-03-06 上传 | 大小：417kb | 下载：0
[VHDL编程] FPGA-chaoshengbo-
说明：fpga 超声波测试 verilog源码，测试可用，也可当参考-fpga verilog source of ultrasonic testing, the test is available, it can be used as a reference<徐松> 在 2025-03-06 上传 | 大小：417kb | 下载：0
[VHDL编程] FT245BL_test
说明：(1)FT245BL芯片datasheet(2)test，USB 转FIFO 芯片测试的verilog程序-(1) FT245BL chip datasheet (2) test, USB transfer FIFO chip testing procedures verilog<wangqiang> 在 2025-03-06 上传 | 大小：417kb | 下载：0
[VHDL编程] an495_design_example
说明：ALTERA ers that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some.ers that having account in so they can help you to get your files. But to prevent overloading<yellowhataq> 在 2025-03-06 上传 | 大小：417kb | 下载：0