资源列表
[VHDL编程] 7_DynDigTub
说明:FPGA,VHDL语言动态显示一位数码管,使用所有FPGA芯片,课重新分配引脚-FPGA, VHDL language dynamically display a digital tube, all FPGA chip, the lesson reallocate pin! !<李诚> 在 2025-03-07 上传 | 大小:415kb | 下载:0
[VHDL编程] adder-8segmengt-display
说明:FPGA/CPLD开发,基于VHDL语言的加法器实现,并用数码管显示-FPGA/CPLD development, based on VHDL adder implementation, and use digital tube display<刘志芳> 在 2025-03-07 上传 | 大小:415kb | 下载:0
[VHDL编程] The-use-of-under-the-EDK-chipscope
说明:EDK下chipscope的使用,可以实时监控设计中的信号变化-EDK under chipscope use of real-time monitoring can change the design of the signal<yh> 在 2025-03-07 上传 | 大小:415kb | 下载:0