[VHDL编程] 61EDA_D888

说明：基于Verilog HDL出租车计费系统的研制-Based on Verilog HDL Taxi Accounting System
<panda chen> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] qiduanshumaguandongtaixianshi0000-9999

说明：七段数码管动态显示 采用vhdl语言设计 编译 已通过-Seven-Segment LED dynamic display design using vhdl language compiler has passed
<王冠> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] IDEinterface

说明： IDE接口时序和最全的接口定义，通过它可以实现硬盘的扇区读写-IDE interface timing and the most comprehensive interface definition, it can be achieved by sector hard disk read and write
<wang> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] vhdl-VGA

说明：VGA(Video Graphics Array)是IBM在1987年随PS/2机一起推出的一种视频传输标准，具有分辨率高、显示速率快、颜色丰富等优点-VGA (Video Array) is a little in 1987 IBM PS/2 machine together with launched a Video transmission standards, with high resolution, display spee
<王佳> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] part1

说明：VHDL 3-digit counter on LCD display.
<WORSINO> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] counter

说明：计数器，使用VHDL语言编写的数字电路模块，他的功能是完成任意模的计数-Counter, using the VHDL language in the digital circuit modules, whose function is to count any mode
<郑> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] UART

说明：用verilog编写的串口程序。含发送与接收代码 波特率可选-Verilog write with the serial program. Including sending and receiving code baud rate can be chosen
<李刚> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] shuzipinlvji

说明：8位十六进制频率计设计 根据频率的定义和频率测量的基本原理可以测量方波、三角波、正弦波；测量范围10Hz～10MHz，测量分辨率1Hz，测量误差1 Hz-8 hexadecimal Frequency Meter 1 Hz square wave, triangle wave, sine wave can be measured measuring range 10Hz to 10MHz, measurement resolution
<罗先生> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] sin_generate

说明：verilog 实现 dds正弦 函数信号发生器 verilog 实现 dds正弦 函数信号发生器-verilog achieve dds sine function signal generator verilog verilog dds sine function signal generator the dds sine function signal generator
<陈占田> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] tmp

说明：NIOS的IP核设计，可以实现针对于RTL8019AS的10兆网络接口控制，可进一步实现FPGA嵌入式网络开发应用-NIOS IP core design, can be achieved for RTL8019AS 10 trillion network interface control, further development and application of FPGA embedded network
<张奎> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] Ex_registrador_somador

说明：Registrador somador em vhdl (SUM register vhdl)
<Danilo Lucari> 在 2025-03-07 上传 | 大小：416kb | 下载：0

[VHDL编程] bdpsk

说明：基于CPLD的bpsk的调制系统，可以作为简单的实现模型-CPLD modulation system based on BPSK, can be used as a simple implementation model
<zhubin> 在 2025-03-07 上传 | 大小：416kb | 下载：0