资源列表

« 1 2 ... .89 .90 .91 .92 .93 994.95 .96 .97 .98 .99 ... 4311 »

[VHDL编程freq8

说明:在EDA软件上编程,利用VHDL语言编程实现8位频率计-in EDA software programming, the use of VHDL programming eight Cymometer
<xiaoyong> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程verilogzzhwfy

说明:用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真-QPSK with Verilog realize the difference, code, and serial, Xie difference, encryption codes, and solutions Series, The simulation used MUXPLUS2
<周正华> 在 2025-02-08 上传 | 大小:5kb | 下载:1

[VHDL编程VERILOGTIME

说明:利用10M 的时钟,设计一个单周期的周期波形-use 10M clock, the design of a single-cycle waveform cycle
<周正华> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程chap5

说明:《Verilog HDL 程序设计教程》2-"Verilog HDL Design Guide," 2
<hutian> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程chap11

说明:《Verilog HDL 程序设计教程》8-"Verilog HDL Design Guide" 8
<hutian> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程VHDLverilogshirenqiangdaqi

说明:用VHDL和verilog实现的四人抢答器-using VHDL and verilog realization of four Responder
<qihuolin> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程FIFO

说明:异步FIFO控制器的Verilog设计与实现-Asynchronous FIFO controller Verilog Design and Implementation
<陈晨> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程ps2_keyboard

说明:PS2键盘控制程序实验的内容是用EDK建一个简单的系统并加入自定义的外设(一个ps2键盘控制器) 当键盘按下时会有相应的键扫描码输出显示到PC终端 -PS2 keyboard to control the content of the experimental procedure is used EDK build a simple system and add custom peripherals (a ps2 keyboar
<刘安> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程fir

说明:完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为16阶,抽头系数分别为h[0]=h[15]=0000,h[1]=h[14]=0065,h[2]=h[13]=018F,h[3]=h[12]=035A,h[4]=h[11]=0579,h[5]=h[10]=078E,h[6]=h[9]=0935,h[7]=h[8]=0A1F。 -
<fredyu> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程generic_avalon_sram

说明:一个比较有参考价值的sram IP核,对SOPC感兴趣的人士有一定的指导意义!该程序是采用avalon总线,可以直接内嵌进SOPC Builder。-A comparison reference value has sram IP core, on the SOPC interested people have a certain guide! The procedure is used avalon bus, can be direc
<林盈> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程i211_001

说明:Dallas 1-Wire ip 非常有用,不占用CPU的时间.-Dallas 1-Wire ip very useful, do not occupy CPU time.
<hjy> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程chap3

说明:基于quartus 的一些程序 都是verilog 还是比较有用的 -Based on some of the procedures Quartus Verilog are still quite useful
<王彦> 在 2025-02-08 上传 | 大小:5kb | 下载:0
« 1 2 ... .89 .90 .91 .92 .93 994.95 .96 .97 .98 .99 ... 4311 »

源码中国 www.ymcn.org