[VHDL编程] spi slave

说明：SPI 接口的VHDL和Verilog实现。slave模式
<szsz06@126.com> 在 2012-02-11 上传 | 大小：4.04kb | 下载：0

[VHDL编程] JY901

说明：ustartled控制代码,供测试使用，p10单元可用(usart Ustartled control code for test use, P10 unit available)
<田联合> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] BT1120编解码时序量产代码

说明：BT1120 模块化代码，共享给大家，需要FPGA 实现BT1120 编码或者解码功能绝对有用，包含编码、解码、仿真文件(BT1120 encode & BT1120 decode & sim)
<tianson> 在 2025-02-08 上传 | 大小：4kb | 下载：7

[VHDL编程] free_map

说明：The target is the first field so just update the pointers.
<nanzgfun> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] wallace_multiplier

说明：华莱士树乘法器，运用了华莱士树状结构和布斯算法，提高了速度(The Wallace tree multiplier uses the Wallace tree structure and the Buss algorithm to increase speed)
<力力力123> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] to cameralink

说明：xilinx spartan6系列FPGA，cameralink实现模块(xilinx spartan6 serial FPGA,cameralink module)
<lisa25271> 在 2025-02-08 上传 | 大小：4kb | 下载：1

[VHDL编程] sci_host

说明：fpga实现高速多路同步串口，接收发送模块(Implementation of high-speed multi-channel synchronous serial port by FPGA)
<datou_2002> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] RISC

说明：URISC的RTL级设计，Verilog代码(Design: URISC RTL Verilog)
<Phystan> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] module_average_filter

说明：一个中值滤波算法的verilog实现。。。。。。。(Verilog implementation of a median filtering algorithm)
<兴鹏> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] vivado2018+IPs

说明：Xilinx Vivado 2018 License File
<Indus_Floyd> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] drsstc

说明：实现SKP/PDM功能的drsstc工程文件(DRSSTC project file for SKP / PDM)
<氧化钙yhg> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] LVDS

说明：实现了LVDS的发送和接收，本例程增加了握手信号实现，没有用serdes(The sending and receiving of LVDS are realized)
<E=MC2> 在 2025-02-08 上传 | 大小：4kb | 下载：0