[VHDL编程] LED.VHDL

说明：LED控制VHDL程序与仿真 分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序-LED control procedures and VHDL simulation briefed on the use of FPGA LED static and dynamic significantly the figures show clock control procedures
<少龙> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] CPSK

说明：CPSK调治程序 -CPSK modulating procedures CPSK modulating procedures CPSK modulating procedures
<万金油> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] FPGA_SUM99_VHDL_SOURCE

说明：基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL-FPGA-based Direct Digital Synthesis Design and Analysis of the code procedures for VHDL code format
<莫汉伟> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] ongame

说明：一个游戏 the hardware for the game includes a number of displays, each with a button and -- a light, that each represent a bin that can store marbles (beans). -- -- The display indicates the number of marbles in eac
<李清> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] clockv

说明：使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.-use Verilog language prepared by the digital clock procedures. Schools are slow, quick school, alarm clock functions.
<刘吉> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] CPLD_CODE12

说明：最后一个了，其他的未经验证，以后验证成功后再上传-final one, the other is untested and proved to be successful, then later upload
<求知> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] u-uart

说明：一个可综合的串并转换接口verilog源代码-a comprehensive series of conversion and interface Verilog source code
<李文文> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] frequency_meter_VHDL

说明：一个用VHDL完成的8位数显的16进制的频率计-a VHDL completed 8 of 16 significant median band of frequency meter
<袁卫> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] mxuliematlab

说明：m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-m sequence in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] wishbone_i2c_master

说明：-- WISHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on simple_i2c -- rev. 0.2 april 27th 2001, fixed incomplete sensitivity list on assign_dato process (thanks to Matt Ose
<郑开科> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] trellis_verlog

说明：ATSC发送端部分，ATSC标准特有的TCM编码，共6个文件，包含tb文件，已通过仿真，没有问题，verilog代码-ATSC transmitter, the ATSC standard TCM unique coding, a total of six documents, tb-contained documents, had passed through simulation, no problem, verilog code
<刘超> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] SDmmcfpgaconfig.tar

说明：MMC卡的VHDL源代码实现，经过大批量生产验证-MMC card VHDL source code to achieve, through large-scale production test
<喻袁洲> 在 2025-02-08 上传 | 大小：5kb | 下载：0