资源列表
[VHDL编程] multiselectors-and-comparators
说明:本压缩包包括四选一多路选择器、1位二进制比较器、2选1多路选择器、4位等值比较器、D触发器和奇偶校验电路-1 in 4 multiselector,D trigger,1 in 2 selector, 4 bit comparator, parity checking, 1bit comparator.<谢谢> 在 2025-03-14 上传 | 大小:3kb | 下载:0
[VHDL编程] counter_seg_code
说明:对于学习FPGA的同学来说计算器分频是必不可少的流程 但是通常将两者配合起来使用是很重要的-It is essential for students to learn FPGA to divide the calculator, but it is important to use them together.<Gent Liu> 在 2025-03-14 上传 | 大小:3kb | 下载:0
[VHDL编程] config_data
说明:AD的配置文件,主要针对ADI的AD转换芯片-ADI s profile, mainly for ADI AD converter chip<陈俊龙> 在 2025-03-14 上传 | 大小:3kb | 下载:0
[VHDL编程] traffic_lights
说明:运用Verilog HDL编程语言,实现十字路口的交通灯功能,可在FPGA等硬件上进行仿真(默认硬件晶振为50MHz)。-Using Verilog HDL programming language, to achieve the crossroads of traffic lights function, can be simulated in FPGA hardware on (the default hardware crysta<krj> 在 2025-03-14 上传 | 大小:3kb | 下载:0
[VHDL编程] shfiting-output-achieved-by-verilog
说明:该代码用Verilog语言实现了移位输出功能,主要实现对输入信号进行移位输出,已通过仿真验证。-The code in Verilog realize the shift output function, the main achievement of the input signal shift output has been verified by simulation.<daruili> 在 2025-03-14 上传 | 大小:3kb | 下载:0
[VHDL编程] weimafashengqi-achieved-by-verilog
说明:该代码用Verilog语言实现了M序列的伪码产生,伪码特征方程为X13 +X7+X5+1,已通过仿真验证。-The code in Verilog realize the M-sequence pseudo-code generation, pseudo-code characteristic equation for the X13+ X7+ X5+ 1, it has been verified by simulation.<daruili> 在 2025-03-14 上传 | 大小:3kb | 下载:0
[VHDL编程] CORDIC_CODES_NEW
说明:Cordic VHDL codes full working-Cordic VHDL codes full working..<guruprasad sp> 在 2025-03-14 上传 | 大小:3kb | 下载:0