资源列表

« 1 2 ... .60 .61 .62 .63 .64 865.66 .67 .68 .69 .70 ... 4311 »

[VHDL编程I2C_Slaver

说明:CPLD作为I2C的从机,VHDL语言编写-I2C Slaver componet,VHDL
<dinghui> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程wcdma_reciever

说明:本代码仿真了WCDMA小区搜索。cell_search_cpich scramble wcdmasource-This code emulation WCDMA cell search. cell_search_cpich scramble wcdmasource
<brianwu> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程maopaopaixu

说明:综合对比了几个排序程序之后,发现这个冒泡排序是相对实用性强的,可修改性强-Comprehensive comparison of several sorting procedures, the bubble sort is relatively practical, modifiability
<wuliang> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程jishu

说明:这是个计数器,完成计数功能,这是我个人搜寻了很多程序后,发现比较好的一个计数程序,并且完成了验证-This is counter to complete the counting function, which is searching for a lot of procedures, I personally found a better one count program, and the completion of the ver
<wuliang> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程zidongshouhuoqi

说明:这是我找到的一个关于商店自动收货机的Verilog的程序,是相对比较完全的,希望可以你们应用到-I wandered about the store automatically receiving machine Verilog program, and hope that you applied to
<wuliang> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程fashenqi(shunxu)

说明:Verilog 这个程序是一个关于顺序形成的发生器,希望大家多多批评指正,可用之人能够用得到-Verilog This program is a sequential formation generator, and hope a lot of criticism and the person available to get
<wuliang> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程MAC

说明:在FPGA硬件上,使用verilog语言编写的一个乘累加器程序。-FPGA hardware, a multiply accumulator verilog language program.
<苏亭> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程spi_ctrl

说明:SPI 控制器 我们用的是控制FLASH 其他也可以-SPI controller we use can also control FLASH
<zhangjianyi> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程usb_device

说明:FPGA的一种实现usb设备通用方法,是nois的下的实现。-FPGA a usb device generic nois under implementation.
<林子> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程six-digit-counter-with-tb

说明:VHDL source code of six digit counter with testbench,with comments included
<fangshan> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程pwm_8

说明:8输入来控制八种不同占空比的pwm波产生,分别为12.5 ,25 -8 inputs to control the eight different duty cycle of the PWM wave generating, were 12.5 , 25 ....
<Michale> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程www

说明:实现三位二进制数相乘,含有进位位,根据乘法的过程二得出-the design is aimed at three bit digital to multiply
<wanglan> 在 2025-02-05 上传 | 大小:3kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 865.66 .67 .68 .69 .70 ... 4311 »

源码中国 www.ymcn.org