资源列表
[VHDL编程] multi_adder
说明:这是一个八位的乘法累加器的VHDL源代码-8 bit multiple accumulator<李奕凯> 在 2025-02-05 上传 | 大小:3kb | 下载:0
[VHDL编程] stepping-motor-and--Digital-clock
说明:在FPGA上运行,控制步进电机和数字时钟的程序-Running on the FPGA to control the stepper motor and digital clock program<张小军> 在 2025-02-05 上传 | 大小:3kb | 下载:0
[VHDL编程] calculator-horse-race
说明:共3个程序,跑马灯,3位计算器,3-8译码器-Three programs, marquees, three calculators, 3 to 8 decoder<张小军> 在 2025-02-05 上传 | 大小:3kb | 下载:0
[VHDL编程] Div_Fre
说明:5分频器,功能是对需要信号进行五分频,生成周期为原来五倍的信号-5 divider, the fifth of the frequency on the need to signal the build cycle for the original five times the signal<mengzhilin> 在 2025-02-05 上传 | 大小:3kb | 下载:0
[VHDL编程] code_lab5_num1
说明: Xilinx 的VHDL设计时钟 -VHDL design clock clock the Xilinx Xilinx VHDL design<water> 在 2025-02-05 上传 | 大小:3kb | 下载:0
[VHDL编程] EDS_AC_RA_DeviceNet
说明:Profile Bus 的GSD文件,在调试PLC的时候需要用到-the GSD file for Profi-BUS in PLS debug<Jason> 在 2025-02-05 上传 | 大小:3kb | 下载:0