资源列表
[VHDL编程] cyclic
说明:FPGA的串口通信程序,可接受或者发送数据,通过Rs232口-FPGA serial communication program, acceptable, or send data through the RS232 port<xianchunwwang> 在 2025-02-05 上传 | 大小:1.25mb | 下载:0
[VHDL编程] Design_Compiler
说明:Design Comliler 教程-Design Comliler Tutorial<aguang> 在 2025-02-05 上传 | 大小:1.25mb | 下载:0
[VHDL编程] ASICinoutport
说明:VERILOG设计双向端口的详细教程,里面有几个详细例子-VERILOG design a detailed tutorial of the bi-directional port, there are several detailed examples<kk> 在 2025-02-05 上传 | 大小:1.25mb | 下载:0
[VHDL编程] ones_counter
说明:8bit 的计数器,如文件名所示microprogram_controlled_ones_counter_constraints_ise6_bak。VHDL-8bit counter, as shown in the file name. VHDL<wendy> 在 2025-02-05 上传 | 大小:1.25mb | 下载:0
[VHDL编程] VHDL
说明:VHDL,介绍简单的语句,有计时器、频率计等例子。-Very-High-Speed Integrated Circuit Hardware Descr iption Language<Chensheng Mao> 在 2025-02-05 上传 | 大小:1.25mb | 下载:0
[VHDL编程] class12_uart_rx
说明:verilog编写的串口接收程序,学习串口的话可以用作参考,已经实际验证过-Verilog prepared by the serial receiving procedures, learning serial port can be used as a reference, has been verified<刘> 在 2025-02-05 上传 | 大小:1.25mb | 下载:0