[VHDL编程] Pipeline-2.zip

说明：Pipeline processor verilog components ,Pipeline processor verilog components
<Aria> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] Pipeline-3.zip

说明：Verilog codes for pipelined processor,Verilog codes for pipelined processor
<Aria> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] PWM

说明：verilogHDL语言编写，简单的FPGA脉冲程序，初学者必备。-verilogHDL language, a simple FPGA pulse program, beginners must.
<> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] THE-FIR-Base-on-FPGA

说明：基于fpga的FIR滤波器实现，程序为11阶滤波器实现的源代码-Fpga-based FIR filter implementation, the source code
<周亮> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] uart_send5bytes

说明：CPLD实现串口发五个字节，有校验，验证可用。注释明了-CPLD realization of the serial transceiver five bytes, verification, validation available. Note clear
<杨蕾> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] trs_detect

说明：xilinx virtex5 sdi 定时基准码检测-xilinx virtex5 sdi timing reference code detection
<wujunlin> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] v5gtp_sdi_rx_reset

说明：xilinx virtex5 sdi复位控制-the xilinx virtex5 sdi reset control
<wujunlin> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] signal_generator

说明：基于FPGA的信号发生器的verilog实现-FPGA-based signal generator verilog implementation
<Atera> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] VGA_7123

说明：verilog adv7123 VGA 彩条测试程序-the verilog adv7123 VGA color bar test procedures
<鞠明泽> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] no1

说明：VHDL做的16位并行输入转16同步串行输出-VHDL to do 16-bit parallel input to 16 synchronous serial output
<> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] flash222

说明：通过USB控制FLASH自动加载FPGA-CONFIG FPGA WITH FLASH
<康嘉> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] 38-decoder

说明：3-8译码器的Verilog硬件语言实现，开发环境是ModelSim-The 3-8 decoder Verilog hardware language development environment is ModelSim
<klxl> 在 2025-02-05 上传 | 大小：3kb | 下载：0