[VHDL编程] sfifo_srl

说明：针对XILINX FPGA特有的SRLC16E器件，实现的同期FIFO. 特点：宽度深度可配置，面积小。-SRLC16E Based Synthesise FIFO Implement by Xilinx FPGA. The Size is small and FIFO Width, Length can be configured.
<seiya> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr2_hamdec64

说明：VHDL实现的64bit海明码解码模块。 可适用于 Xilinx FPGA, Altera FPGA。-VHDL Implement 64bit Hamming Code （decode）
<seiya> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] eda

说明：这是基于vhdl的电子密码锁课程设计代码-This is based on the electronic code lock vhdl curriculum design code
<???> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ami

说明：ami编解码程序,用VHDL语言编写的，仅供参考-AMI encode decode
<杨杨> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl1

说明：VHDL的几种状态机，双进程单进程以及其它类型。-Several VHDL state machine, dual-process single process, as well as other types.
<thqchinaxy> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：用FPGA实现uart的verilog源码，包含standard framing error, parity control and overrun detection.-The UART design was designed from a standard uart function with a read/write microprocessor interface. It includes standard framing
<wangyu> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] MulAddAbs

说明：9 bit multiplier in VHDL
<khan> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] aFifo

说明：This an implementation of an Asynchronous FIFO written in Verilog 2001.-This is an implementation of an Asynchronous FIFO written in Verilog 2001.
<balloo> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C_receiver

说明：自己写的一个i2c slave的模块，verilog，已经通过验证，可以写可以读，希望对大家有用-To write a i2c slave module, verilog, has been validated, you can write can be read, in the hope that useful
<lj> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] 8051core

说明：8051的核源码（vhdl）编写，并已进行仿真-8051 nuclear source (vhdl) to prepare
<qaz> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ic6821_latest.tar

说明：vhdl core of IC6821 code
<mahmoud> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] shuzizhong

说明：Verilog写成的数字钟 可以在ISE或者quartus环境下运行仿真-Verilog digital clock can be written in the ISE environment or running simulation quartus
<YangPeng> 在 2025-01-24 上传 | 大小：2kb | 下载：0