资源列表

« 1 2 ... .95 .96 .97 .98 .99 600.01 .02 .03 .04 .05 ... 4311 »

[VHDL编程ram_16bit

说明:RAM写入16位,读出16位,并且通过计数器控制ram可以实现读入多个数据-This ram can write 16bits and read 16 bits
<吴传平> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程int_div

说明:基于fpga的任意频率的可计数分频器(奇偶数皆可)-frequency divide
<yuhan> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程sram_controleur_top

说明:Sram controller with 6 commande ports
<Charles> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程screen_shoot

说明:Example of a screen shot module in a FPGA (upload bitmap file by RS232)
<Charles> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程pushbutton_wrapper

说明:赛灵思FPAG开发板上的按钮VHDL源代码,对于硬件设计可以借鉴的好材料!-Xilinx development board FPAG button VHDL source code for the hardware design can learn from the good material!
<dc> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程dip_switch_wrapper

说明:赛灵思开发板dip开关的VHDL源代码,对于硬件开发参考的材料!-Xilinx development board dip switches, VHDL source code for the hardware development of reference materials!
<dc> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程clock_generator_0_wrapper

说明:赛灵思FPGA开发板上时钟源的VHDL源代码,可作为硬件设计参考资料!-Xilinx FPGA development board clock source of the VHDL source code, hardware design can be used as reference!
<dc> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程FPGA-DDS

说明:在FPGA内,以查表方式实现频率直接合成器(DDS)功能。verilog源代码-In the FPGA in order to achieve the look-up table means the direct synthesizer frequency (DDS) feature. verilog source code
<niuqs> 在 2025-01-24 上传 | 大小:2kb | 下载:1

[VHDL编程FPGA-IIC

说明:在FPGA内,实现IIC数据接口。verilog源代码-In the FPGA, the realization of IIC data interfaces. verilog source code
<niuqs> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程verilog-PS2

说明:在FPGA内,实现PS2键盘数据读取功能,verilog源代码-In the FPGA, achieving PS2 keyboard data read functions, verilog source code
<niuqs> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程verilog-VGA

说明:在FPGA内,实现简单的VGA显示功能。verilog源代码-In the FPGA, the realization of a simple VGA display. verilog source code
<niuqs> 在 2025-01-24 上传 | 大小:2kb | 下载:0

[VHDL编程PWM_VerilogHDL

说明:altera公司网站上的详细的PWM设计的Verilog hdl源程序,大多数都采用这个-altera company' s Web site the detailed design of the PWM source Verilog hdl, most have adopted this
<Mrshen> 在 2025-01-24 上传 | 大小:2kb | 下载:0
« 1 2 ... .95 .96 .97 .98 .99 600.01 .02 .03 .04 .05 ... 4311 »

源码中国 www.ymcn.org