资源列表
[VHDL编程] clock_divider_lab
说明:Clock divider lab uusing xilinx tools, and simulator like modelsim<praveen> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] rs232
说明:串口232程序,实现并串转换及相应的操作-Serial 232 program, to achieve and string conversion and the corresponding operation<mofanvshen> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] sqrt
说明:This zip file contains the verilog source code for square root calculation and its test bench<Jaganathan> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] uart-vhdl-testbench
说明:simple uart vhdl behavioural model (package) vhdl testbench example<Mark> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] i2c
说明:verilog hdl file i2c interfacing-verilog hdl file i2c interfacing<ved prakash> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] DE1_pin_assignments_TFT_NEC6446
说明:de1 assignments for nec6446 tft vga display<de1_burn> 在 2025-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] EliminateGlitch
说明:通用消除窄脉冲和最大脉冲宽度判断,用于防止外部干扰导致通讯异常,硬件EMC等-GM to eliminate narrow pulses and maximum pulse width to determine, for the prevention of external interference caused abnormal communications, hardware, EMC, etc.<David> 在 2025-01-24 上传 | 大小:2kb | 下载:0