资源列表
[VHDL编程] WRCTRL
说明：this VHDL Program get a 64 bit data and send it to a SDRAM-controller block to write into SDRAM and then get a 64bits data from SDR-block<Taher Aghazadeh> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] stopwatch
说明：The program is written in verilog to accomplish functions of a stopwatch. It can be implemented in Xilinx FPGA spartan 3 board.<flyingwings> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] HG_chufaqi_clajiafaqi
说明：VHDL基-16位的无符号除法器，超前进位加法器可改位数。-VHDL-based-16 bit unsigned divider, CLA can be the median.<Huanggeng> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] fuzzy_inference
说明：VHDL模糊PID控制器模糊推理，推理结果：直接用经验值输出。-Fuzzy PID controller VHDL fuzzy reasoning, reasoning results: the direct use of the experience of the value of output.<Huanggeng> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] shuzipinlvjiVHDL
说明：功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz-Features: frequency meter. With four shows that will automatically count 7 the results of the metric system to automatically select a valid data<ywb> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] FPGA_Interview_Book_Title
说明：在信威dsp软件面试、汉王笔试、扬智电子笔试、新太硬件面题时的题目-Xinwei dsp software in the interviews, written Hanwang, ALi electronic written, the new hardware side too, when the topic title<王男> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] homework32
说明：这是32位移位寄存器，是用verilog编写的，能够实现从1到31位的左或右的移位-This is a 32-bit shift register, is prepared verilog, can be realized from the 1-31 shift left or right<杨恋> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] VGA_640480VGA
说明：640480VGA 控制器 （使用VHDL硬件描述语言，通过Altera QuartusII 开发）-640480VGA controller (using VHDL hardware descr iption language, through the development of Altera QuartusII)<刘磊> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] adsx
说明：fpga的pll锁相设计，altera器件EP1s25的选用、设计-phase-locked pll of fpga design, altera devices EP1s25 selection, design<dengxining> 在 2025-01-24 上传 | 大小：2kb | 下载：0
[VHDL编程] VerilogCode
说明：本代码是在做verilog程序开发时，可以应用的一些小模块，直接应用可缩减开发的周期。-The verilog code to do the procedure in the development, can be applied to a number of small modules that can be directly applied to reduce the development cycle.<程龙> 在 2025-01-24 上传 | 大小：2kb | 下载：0