资源列表
[VHDL编程] GWPK2GWAK30
说明:GWPK2_GWAK30_30+_30Z示例,对于VHDL入门有一定帮助-GWPK2_GWAK30_30+ _30Z example, for a certain entry-VHDL help<乌木> 在 2025-04-30 上传 | 大小:2.38mb | 下载:0
[VHDL编程] synplify_ug
说明:Synplify user s guide,很好的synplify用户手册,对综合入门很有帮助。全英文,官方资料-Synplify user' s guide, a good synplify user manual, on the consolidated entry helpful. In English, the official data<Jasking Wu> 在 2025-04-30 上传 | 大小:2.38mb | 下载:0
[VHDL编程] AlteraSOPC-elc_timer
说明:本專題是Altera SOPC (system-on-programmable chip)系統的應用,藉著使用 Altera SOPC 系統的開發平台,來設計出一個簡單的電子鐘系統。此電子鐘可以 顯示時間(時、分、秒),以及透過四個按鍵(暫停及調整、調時、調分、調秒)來 進行調整時間的動作。-This topic is Altera SOPC (system-on-programmable chip) System, by<hikaru> 在 2025-04-30 上传 | 大小:2.39mb | 下载:0
[VHDL编程] CycloneProjects
说明:c8051单片机与FPGA在电能质量检测中的应用-c8051 microcontroller and FPGA on power quality detection<同学年少> 在 2025-04-30 上传 | 大小:2.38mb | 下载:0
[VHDL编程] Quartus10.0pojie
说明:licence.dat证书,用于quartus10.0的破解文件-licence.dat certificate for quartus10.0 the crack file<liuweiwang> 在 2025-04-30 上传 | 大小:2.38mb | 下载:0
[VHDL编程] text_fir_lbq
说明:本人毕业论文中的一个模块,我FIR有限长滤波器,可以直接编译仿真下载。。实际测试可用-A module in my thesis, I finite length FIR filters can be directly compiled simulation download. . The actual test are available. .<shao> 在 2025-04-30 上传 | 大小:2.39mb | 下载:0
[VHDL编程] Enc_With_Punc---2011-11-28-v3.0
说明:Viterbi 译码打孔和去打孔代码, ,VERILOG 代码,自己写的,包含时钟打孔,-Viterbi Decoder With Puncture and Depuncture, Verilog Code,clock puncture ,<> 在 2025-04-30 上传 | 大小:2.38mb | 下载:0