[VHDL编程] stimulus1

说明：用于数据块容错编码校验的芯片的RS编码器设计的测试代码-Block coding for data validation of fault-tolerant chips RS encoder designed test code
<李利歌> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] eda

说明：用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器-Using VHDL made two BCD adder VHDL transparencies made two BCD adder
<王海峰> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] SELLER

说明：基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号
<chenyi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] alu

说明：4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出。-4bit ALU (arithmetic logic unit) design is given in the design of alu input and output structure an
<chenyi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] main

说明：vhdl程序 Uncomment the following lines to use the declarations that are provided for instantiating Xilinx primitive components.-VHDL procedures Uncomment the following lines to use the declarations that areprovided for i
<扬天> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 52_divider

说明：一个可实现多倍（次）分频器VHDL源代码设计-Times to achieve a (sub) prescaler VHDL design source code
<linew> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_transmitter

说明：Very good info. for RS-232 transmitter VHDL code .
<wan mi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_receiver

说明：Very good info. for RS-232 receive VHDL code .
<wan mi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 232_receiver

说明：Rs232 receiver usage -Rs232 receiver usage
<wei hi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 232_transmitter

说明：Rs232 tramslator usage -Rs232 tramslator usage
<wei hi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] key_fun

说明：VHDL 软件防按键抖动程序-Software anti-shake button VHDL procedures
<城> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位+1位奇校验位+1位停止位，波特率为2400。由设置的波特率可以算出分频系数，具体算法为分频系数X=CLK/(BOUND*2)。-Using FPGA to achieve the RS232 asynchronous serial c
<saibei007> 在 2024-12-23 上传 | 大小：1kb | 下载：0