[VHDL编程] fft

说明：fft源代码，希望对大家有用，谢谢 fft源代码，希望对大家有用，-fft source code, in the hope that useful to everybody, thank you fft source code, in the hope that useful to everybody,
<111> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] shinengcount

说明：带使能､ 异步复位端的十二进制计数器的 设计的一个例子-Band so that
<chenwen> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] binarycount

说明：异步复位、同步置数的四位二进制计数器的VHDL源文件-Asynchronous reset, synchronous purchase the number of binary counter 4 of the VHDL source files
<chenwen> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] intcount

说明：用整数形式实现四位加法计数器的一个源程序-Realize the four forms with integer addition, a source counters
<chenwen> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] generalFIFO

说明：通用FIFO的VHDL编程 字深和字长可以自己设计
<danny> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Dip_PB_Led

说明：用VHDL写的带有防抖动功能的四位计数器-Use VHDL to write防抖动function with four counters
<phpkehan> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] fir6dlms

说明：lms的verilog代码，我找了好久在才找的的，好东西，大家一起学习-LMS of the Verilog code, I am looking for a long time before looking at the good things we can work together to learn
<李允> 在 2024-11-08 上传 | 大小：1kb | 下载：1

[VHDL编程] txunit1

说明：UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE
<袁迎迎> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] clk

说明：在DE2上显示时间的程序，包括年月日时分秒，可以设置开始时间，代码在NiosII IDE环境下编写-DE2 displayed in the time-consuming procedures, including the date when the minutes and seconds, you can set the start time code NiosII IDE environment to prepare
<idaisy> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] pci9030

说明：pci9030接口，可以实现与pci9030芯片的接口，-pci9030 interface can be achieved with pci9030 chip interface,
<jz> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] led

说明：10位8段LED的扫描显示程序，可以实现10位数的显示。-10脦 禄8 露 脦LED渭脛脡 篓 脙猫脧脭脢 戮 鲁 脤脨貌 拢 卢 驴 脡脪脭脢渭脧脰10脦 禄脢媒渭脛脧脭脢 戮 隆 拢
<jz> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] serial

说明：串行口数据传输实验，vhdl源代码，完成信号发生，串并转换，检测电路-Serial port data transmission experiment, vhdl source code, complete the signal occurred, SERDES, detection circuit
<yew > 在 2024-11-08 上传 | 大小：1kb | 下载：0