[VHDL编程] Verilog_Gotchas_Part2.pdf

说明：This paper documents 38 gotchas when using the Verilog and SystemVerilog languages.
<raz> 在 2024-12-24 上传 | 大小：158kb | 下载：1

[VHDL编程] IR_PT2222

说明：使用FPGA开发板，VHDL语言写的一个红外线解码模块， 部分代码制作细微修改即可引用于不同红外线芯片。稳定度高（一再开发板上调试通过）-Using the FPGA development board, VHDL language to write an infrared decoder module Making minor changes to some of the code refer to different inf
<lkh> 在 2024-12-24 上传 | 大小：502kb | 下载：1

[VHDL编程] TFTLCD

说明：基于FPGA的彩屏LCD控制器，800*480，显示彩条，TFT LCD型号AT070TN83-The TFT Lcd controller based on FPGA.The Matrix is 800*480,it can display color bands.
<willam> 在 2024-12-24 上传 | 大小：1kb | 下载：1

[VHDL编程] RISCcpu

说明：this verilog model of RISC CPU-this is verilog model of RISC CPU
<Harshit B J> 在 2024-12-24 上传 | 大小：138kb | 下载：1

[VHDL编程] spi_write

说明：对spi接口的flash操作，用VHDL语言实现，read，write，擦除的接口电路控制-Spi interface on the flash operation, with the VHDL language, read, write, erase controls the interface circuit
<王伯祥> 在 2024-12-24 上传 | 大小：1kb | 下载：1

[VHDL编程] Greedy_Snake_verilog

说明：基于FPGA的verilog代码，在Spartan3开发板上实现了传统贪吃蛇的游戏，通过VGA显示在屏幕上。按键控制方向。-This is a FPGA project, which used verilog and implemented the traditional game of Greedy Snake.
<onioncc> 在 2024-12-24 上传 | 大小：7kb | 下载：1

[VHDL编程] PLD

说明：PLD实验代码，包括格雷码计数器、键盘扫描和LED点阵显示、SRAM读写、LCD12864显示汉字。-PLD experimental code, including the Gray code counter, keyboard scanning and LED dot matrix display, SRAM read and write, LCD12864 display Chinese characters.
<马昭鑫> 在 2024-12-24 上传 | 大小：129kb | 下载：1

[VHDL编程] xapp687

说明：xapp687 code from xilinx web down load new-xapp687 vhdl from xilinx web
<malijun> 在 2024-12-24 上传 | 大小：443kb | 下载：1

[VHDL编程] quartus10.0-crack

说明：quartus10.0破解文件#用于Quartus II 10.0 ： #将sys_cpt.dll覆盖掉安装目录即可。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 10的Tools菜单下选择License Setup，下面就有NIC ID)。 #在Quartus II 10的Tools菜单下选择License Setup，然后选择License fil
<geyunda> 在 2024-12-24 上传 | 大小：328kb | 下载：1

[VHDL编程] Rake_Receiver

说明：用Verilog HDL语言实现一个Rake接收机的最大比合并准则，其中3路输入数据是并行相关输出-Verilog HDL language with a Rake receiver maximum ratio combining criteria, of which 3 related to the parallel input data is output
<张茂磊> 在 2024-12-24 上传 | 大小：1kb | 下载：1

[VHDL编程] ASK_modulator

说明：振幅键控ASK的调制解调Verilog实现，带测试文件-ASK amplitude shift keying modulation and demodulation Verilog implementation, with the test file
<wang> 在 2024-12-24 上传 | 大小：40kb | 下载：1

[VHDL编程] maxpluscaozuocuzhou

说明：maxplus操作流程,每一步都很详细，适合于maxplus初学者-maxplus operation process, every step is very detailed and suitable for beginners maxplus
<李刚> 在 2024-12-24 上传 | 大小：1.16mb | 下载：1