[VHDL编程] fifo8_8

说明：
<李松> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 8255_IO_vhdl

说明：VHDL语言设计 8255并行I/O接口芯片-VHDL Language Design 8255 Parallel I/O interface chip
<weixj> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] adc0809

说明：ADC0809的驱动程序，经实验正确可靠，实用-ADC0809 driver, after the experiment to accurate and reliable, practical
<chenyang> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：此程序为用VERLOG HDL编写的一个完整的3位加法器。-This procedure for VERLOG HDL prepared with a full adder 3.
<liuwei> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] csma030390

说明：模拟Ethernet帧发送过程，使读者熟悉Ethernet帧的数据发送流程-Simulation of Ethernet fr a mes sent process, so that readers familiar with the Ethernet data fr a mes to send flow
<猪八戒> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] seg7_1

说明：用VHDL描述一个让6个数码管同时显示的控制器，同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上，输入时钟调节频率，使得能够观察到稳定显示的6个数字。可异步复位-Using VHDL descr iption of a six digital tube display controller at the same time, also showed that six different 0,1,2,3,4,5 digit
<wx> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] zmd_1

说明：用VHDL描述一个由8个发光二极管组成的走马灯。有系统复位。单点移动模式：一个点在8个发光二极管上来回的亮。幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复。采用拨码开关转换显示模式。 -Use VHDL to describe an 8-digit LED lantern. System has reset. Single point of mobile model: a point in eight
<wx> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] zmd_1

说明：用VHDL描述一个由8个发光二极管组成的走马灯。有系统复位。单点移动模式：一个点在8个发光二极管上来回的亮。幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复。采用采用一个按键转换显示模式。 -Use VHDL to describe an 8-digit LED lantern. System has reset. Single point of mobile model: a point in eigh
<wx> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] add_32_bcd

说明：此程序采用VHDL语言，完成在32位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的32位二进制加法器-This procedure using VHDL language, completed in 32-bit hexadecimal adder based on output BCD code conversion, the realization of output is BCD code of 32 bina
<韩善华> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] memory_write_control

说明：实现了外界显示器的自定义avalon接口设计-Realize the external display custom avalon Interface Design
<王力> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] vga_gen_46

说明：Verilog Vga Generator -Verilog Vga Generator
<Fermat> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_master

说明：基于CPLD/FPGA的SPI控制的IP核的实现spi_master-Based on CPLD/FPGA to control the SPI realize the IP core spi_master
<linsky> 在 2024-11-08 上传 | 大小：1kb | 下载：0