[VHDL编程] sum_cash

说明：自动售货机的sum－cash源码， 主要负责自动售货机的计算钱和找零的应用。简单实用-Vending machines sum-cash source, is mainly responsible for the calculation of vending machine money and give change applications. Simple and practical
<李丽> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpin

说明：好的分频器设计程序，有三个，二分频，八分频随便改，比较实用-Good divider design process, there are three, two sub-band, eight-band casually changed, more practical
<李丽> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] kevin_timer

说明：FPGA 上的数字秒表及完整的显示功能。-FPGA digital stopwatch and complete display.
<chen> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：计数器的VHDL设计，已经在FPGA上验证-VHDL counter design, has been tested in the FPGA
<chen> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] addersubtractor

说明：可以实现加法和减法的VHDL源码，可以在FPGA上运行-Addition and subtraction can realize the VHDL source code can be run in FPGA
<chen> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] adgal

说明：本代码可做为可编程逻辑器件ATF16V8B参考的例子，实现了各种 与或非逻辑 -This code can be used as a programmable logic device ATF16V8B reference examples, and realize a variety of non-logical
<蔡彬彬> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_send

说明：Verilog HDL 串口发送程序，在ACTEL Fusion FPGA上实验成功 ，和大家一起分享！^_^-Verilog HDL send serial procedures, ACTEL Fusion FPGA in the success of the experiment, and share with everyone! ^ _ ^
<whq> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_rec

说明：verilog 串口接收程序，在ACTEL Fusion FPGA上实验成功 和大家一起分享！^_^-Verilog serial receive process, ACTEL Fusion FPGA in the experimental success and share with everyone! ^ _ ^
<whq> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] sxh

说明：一个初步的数字锁相环程序，没有测试文件，应该可以运行。-DPLL an initial procedure, there is no test file should be able to run.
<安刚> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] eda-vhdl-traficlightctrl

说明：用VHDL语言描述和实现的一个交通灯控制器，该交通灯系统为一个十字路*通管理信号灯，用于主干道与乡间公路的交叉路口，要求是优先保证主干道的畅通，因此平时处于“主干道绿灯，乡间道红灯”状态，只有在乡间公路有车辆要穿行主干道时才将交通灯切向“主干道红灯，乡间道绿灯”，一旦乡间公路无车辆通过路口，交通灯又回到“主绿，乡红”的状态。此外，主干道每次通行的时间不得短于1分钟，乡间公路每次通行时间不得长于20秒。而在两个状态交换过程中出现的“主黄
<黄然> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] chufa

说明：一个简单的除法器,可以供各位参考!-A simple division, you can for your reference!
<YjLiu> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] trueif

说明：一个超前进位加法器（及其testbench) .v文件-A CLA (and its testbench). V file
<QU YIFAN> 在 2024-11-08 上传 | 大小：1kb | 下载：0