[VHDL编程] uart_verilog.tar

说明：在FPGA上实验UART的verilog源码,可综合,已测试OK.-The experimental UART on FPGA verilog source
<libaizhang> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_i80_verilog.tar

说明：在FPGA上通过i80(intel 8080)接口驱动LCD的verilog源码.-In the FPGA i80 (intel 8080) interface to the LCD driver verilog source.
<libaizhang> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] black_jack

说明：verilog编写的21点游戏，用状态机写的，A可以表示1也可以表示11.-verilog 21-point game, written by a state machine
<homeaway> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] circuit_timing

说明：verilog延时电路的不同写法，和综合能否。可对比学习-Different wording verilog delay circuit, and comprehensive ability. Comparable learning
<homeaway> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] shift_reg

说明：移位寄存器，实现了16位移位寄存器的功能，基本原理可以供大家参考-Shift registers to achieve a 16-bit shift register function, the basic principles for your reference
<蒋帅> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Adder_Array

说明：用verilog 实现了一个加法器阵列的计算，32位，位数可以扩展。-Verilog achieved by calculating an adder array 32, the median can be extended.
<蒋帅> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] rgstr

说明：ADC12D800 source code
<denkins2020> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] fir16.v

说明：16阶FIR滤波器设计的verilog代码-Verilog 16-order FIR filter
<lijinpeng> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] anjian

说明：按键按下一般会产生抖动现象，工程必须掌握消抖的方法，此程序可以实现按键消抖。-Keys away shaking
<liujie> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] lift

说明：用Verilog语言和实验箱上的按键和灯，实现三层电梯简单的上下楼和开关门。-With buttons and lights Verilog language and experimental box, simple to implement Layer elevator downstairs and switch on the door.
<李占阳> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ba_ker

说明：巴克码装到信息内同时将巴克码识别出来，实现帧同步的VHDL设计-Barker code loaded to the information identified while Barker code, VHDL design to achieve fr a me synchronization
<张志健> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] phase_add

说明：分频器，实现任意频率的分频，只需修改频率控制字,已经经过多次验证-Divider to achieve any frequency divider, simply modify the frequency control word, has been repeatedly verified
<岁月> 在 2025-01-20 上传 | 大小：1kb | 下载：0