[VHDL编程] FIFO.v

说明：异步先进先出FIFO存储器，采用格雷码判定，消耗资源更小-Asynchronous FIFO FIFO memory, using Gray code determination, consume less resources
<张三> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Ring0

说明：température FPGA projet fichier te mpérature FPGA projet fichier te mpérature FPGA projet fichier-température FPGA projet fichier température FPGA projet fichier température FPGA projet fichier température FPGA projet fi
<aymen> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] divcnt

说明：基于Lattice XO2系列的简易分频器-Based on Lattice XO2 series of simple divider
<周晓军> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] crc-16b-parallel

说明：CRC generator in verilog hdl
<Srikanth> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：uart transmitter module in verilog hdl
<Srikanth> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：receiver module of uart protocol in verilog hdl
<Srikanth> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] key_led

说明：基于xilinxFPGA测试通过，按键消抖动，verilog编写，控制流水灯-Based xilinxFPGA test, the key jitter elimination, verilog prepared to control water lights
<段彦亮> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 12_sdram

说明：黑金开封版配套程序12，定时器的程序。与大家分享一下-Black Gold Kaifeng version supporting program 12 timer programs. Share with you
<张三> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] phasevocoder

说明：PHASE VOCODER的FPGA实现-PHASE VOCODER FPGA Implementation
<赵伟刚> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] spi

说明：一个简易SPI接口程序，地址数据均为一个data输入口，st使能控制开启-A simple SPI interface program, the address data are a data input port
<czz> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] textfilereading2

说明：It is a VHDL code for the operation of file reading by IEEE commands which can transfer the multiplr data
<bhado> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] CLOCK

说明：用VHDL语言实现时钟功能，可进行分和秒设置-Clock function using VHDL, can be set up in minutes and seconds
<lin> 在 2025-01-20 上传 | 大小：1kb | 下载：0