[VHDL编程] DFF_div2

说明：基于DFF的2分频器，verilog环境， 门级描述-based on DFF counter 2, gate level
<yue> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic

说明：verilog,使用两个传感器的铁路道口异步交通灯设计。-an asynchronous circuit that is to control the gates and red flashing light at a railway level crossing
<yue> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic_tb

说明：verilog， 铁路道口异步交通灯设计的testbench.-testbench for an asynchronous circuit that is to control the gates and red flashing light at a railway level crossing,
<yue> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] al422b

说明：AL422B,FPGA写的控制时序。XIWANGDUIDAJIAYOUYONG-AL422B,timing of AL422b.
<100> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：组合逻辑电路设计：基本逻辑门、三态门、译码器。-Combination logic circuit design: basic logic gates, tri-state gate decoder.
<胡涛> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] New-Text-Document

说明：mulitiplier and analog to digital
<santosh> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 32bitvhdl

说明：基于硬件描述语言的通过加法器实现的32位乘法器-Hardware descr iption language implemented by the adder 32 of the multiplier
<gengzhans> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] arbiter2

说明：The logic design of an efficient and fast round robin arbiter in Verilog or any other HDL language relies on the capability to find the next requestor to grant without losing cycles and with minimal logical stages. Using
<thanh> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-interface

说明：基于fpga的verilog语言 实现的串口接收发送数据编程-fpga serial
<时迁> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] caiyang

说明：数字视频光端机发送端采样过程编码二十字有木有-Digital Video Optical sending end sampling procedure coding
<斑马> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] PRF_CTL

说明：产生时序脉冲组，设计人员可以根据自己的需要，改变相应的数值，可以得到自己想要的脉冲组-Generates timing pulses, designers can according to their needs, change the appropriate values, you can get what you want in the pulse group
<> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] lpc_ctrl

说明：LPC协议功能实现模块，能够完成读，写等操作-lpc control module
<logilas> 在 2025-01-20 上传 | 大小：1kb | 下载：1