[VHDL编程] fulladder-using-half-adder

说明：half adder full adder using half adder in verilog
<sonumonu> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] seven-segment-display

说明：seven segment diaplay
<sonumonu> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] altera_cordic-Verilog

说明：altera_cordic sin cos altera_cordic sin cos-altera_cordic sin cos
<dan> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] frm_sync

说明：此程序为帧同步程序，采用状态机的VHDL描述方式编写。-This procedure for fr a me synchronization procedures, using the state machine to prepare the way VHDL descr iption.
<chenjinhao> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] sign_det

说明：此程序为符号检测的VHDL程序，用于检测输入数据的最高位符号。-This program is a symbol detection VHDL program for detecting the most significant bit of input data symbols.
<chenjinhao> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl-code-for-carwash

说明：automatic car wash system using verilog hdl where car moves from one state to another state for washing based on time intervel
<soumith smith> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Reg_4bit

说明：Uploaded code to design 4 bit register.
<Ali> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：Adder vhdl code 8bit from a project i did last week
<kazax> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] comparator

说明：32bit comparator code vhdl from an old project
<kazax> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Fitter

说明：32bit fitter vhdl code from an old project
<kazax> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fp_adder

说明：FP affer 32bit vhdl code from an old project
<kazax> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] ram

说明：vhdl code for simple ram block
<sanket> 在 2025-02-24 上传 | 大小：1kb | 下载：0