文件名称:adder
介绍说明－－下载内容均来自于网络，请自行研究使用
此程序为用VERLOG HDL编写的一个完整的3位加法器。-This procedure for VERLOG HDL prepared with a full adder 3.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
第一次作业加法器
................\ test_bench.v
................\adder_1.v
................\adder_3.v
................\half_adder.v
................\ test_bench.v
................\adder_1.v
................\adder_3.v
................\half_adder.v