[VHDL编程] 03.EDK8.2

说明：使用xilinx virtex4芯片，设计环境为EDK，其中包含uart,片外sram操作，flash操作，DDR SDRAM操作，MAC自发自收，audio，video等试验-Xilinx virtex4 use chip design environment for the EDK, which contains the uart, chip sram operation, flash operation, DDR SDRAM op
<肖姗姗> 在 2025-05-06 上传 | 大小：21.76mb | 下载：0

[VHDL编程] VLSI_Handbook

说明：this is a very good vhdl book. must read
<zeonkhan> 在 2025-05-06 上传 | 大小：21.81mb | 下载：0

[VHDL编程] AlteraFPGA_CPLD1

说明：Altera FPGA_CPLD设计 基础篇[1]\AlteraFPGA_CPLD1-Altera FPGA_CPLD Design Basics [1] \ AlteraFPGA_CPLD1
<学习> 在 2025-05-06 上传 | 大小：21.76mb | 下载：0

[VHDL编程] AD

说明：AD的行为级模型，10位的，并行输出，已验证过了，比较稳定-Behavioral models of AD 10, the parallel output has been verified, and is relatively stable
<魏厚德> 在 2025-05-06 上传 | 大小：21.83mb | 下载：0

[VHDL编程] mutil_cpu

说明：主要设计了基于Nios_的双核处理器的设计与实现，内含QUARTUS工程文件，实现了两个CPU通过互斥核通讯的实验。EP2C5平台-Primarily designed dual-core processors based Nios_ the design and implementation of embedded QUARTUS engineering documents, to achieve a of two CPU mutex
<核外电子> 在 2025-05-06 上传 | 大小：21.81mb | 下载：0

[VHDL编程] Layman-FunFPGA(1-150)

说明：特权同学的深入浅出玩转FPAG文档，1-150，书籍电子档-Fun FPAG privileged students layman documentation ,1-150, E-book file
<he> 在 2025-05-06 上传 | 大小：21.81mb | 下载：0

[VHDL编程] time

说明：基于Verilog HDL ＦＰＧＡ开发，时序篇详细教程代码，丰富实例源代码，FPGA学习与参考非常好用-Based on Verilog HDL FPGA development, timing articles detailed tutorial code, abundant source code examples, FPGA is very useful learning and reference
<xing> 在 2025-05-06 上传 | 大小：21.96mb | 下载：0

[VHDL编程] fpga_video_game-master

说明：在开发板EGO1上实现的直升机飞行游戏，随时间的累积，速度不断加快，数码管显示积分- Helicopter game in verilog
<邓奇> 在 2025-05-06 上传 | 大小：21.86mb | 下载：0

[VHDL编程] 参考例程_Verilog例程

说明：很多Verilog语言程序可以实现很多的功能。有详细的例程和讲解PDF。(Many Verilog language programs can implement many functions. There are detailed routines and explanations PDF.)
<阿呆233 > 在 2025-05-06 上传 | 大小：21.76mb | 下载：0

[VHDL编程] Verilog数字系统设计教程

说明：Verilog教程 数字系统设计 夏宇闻(Verilog Digital System Design)
<gss0001 > 在 2025-05-06 上传 | 大小：21.75mb | 下载：0

[VHDL编程] XILINX平台DDR3设计教程

说明：从零开始的Xilinx DDR3 控制程序编写教程，利用MIS IP核通过自编逻辑实现对DDR3的读写，强烈推荐(This is a zero to start Xilinx DDR3 control program written tutorial, the use of MIS IP kernel through the self compiled logic to achieve DDR3 reading and writing,
<喵卡琳> 在 2025-05-06 上传 | 大小：21.94mb | 下载：1

[VHDL编程] 2017级计算机组成原理课程设计任务1--CPU设计实验

说明：学习计算机组成原理的必备利器 用实际操作来亲身感受计算机的内部工作原理(A necessary tool for learning the principle of computer composition Experience the inner workings of a computer with actual operation)
<溜溜66> 在 2025-05-06 上传 | 大小：21.99mb | 下载：1