[VHDL编程] AlteraFPGA_CPLD

说明：Altera FPGA_CPLD设计 高级篇[1]\Altera FPGA_CPLD设计 高级篇.pdf-Altera FPGA_CPLD design advanced part [1] \ Altera FPGA_CPLD advanced part design. Pdf
<学习> 在 2024-12-24 上传 | 大小：21.18mb | 下载：0

[VHDL编程] 22222222222

说明：地址线为8位，数据线为八位的正弦信号发生器，采用文本原理图混合输入的方法。-8-bit address lines, data lines for the eight sinusoidal signal generator, using the text input method for mixed schematic.
<高亮> 在 2024-12-24 上传 | 大小：21.11mb | 下载：0

[VHDL编程] leon

说明：LEON处理器，开源。可配置后下载到FPGA。一种开源处理器。航天应用广泛。-LEON processors, open source. Can be configured to download to the FPGA. An open source processor. Wide range of aerospace applications.
<haibo> 在 2024-12-24 上传 | 大小：21.21mb | 下载：0

[VHDL编程] FPGA

说明：FPGA开发的相关资料，内容较全，值得学习。-How to develop FPGA.
<李贺军> 在 2024-12-24 上传 | 大小：21.11mb | 下载：0

[VHDL编程] 429NEW-03-15

说明：429总线通过FPGA直接实现发送程序,通过Verilog实现-send 429 message by Verilog and FPGA
<里> 在 2024-12-24 上传 | 大小：21.12mb | 下载：0

[VHDL编程] dvb_s2_ldpc_decoder_latest.tar

说明：DVB LDPC编码 文档资料完整，值得收藏的DVB编码-DVB LDPC coded documentation is complete, it is a collection of DVB encoding
<杜历军> 在 2024-12-24 上传 | 大小：21.19mb | 下载：0

[VHDL编程] AlteraPFPGA_CPLD

说明：FPGA和CPLD的学习资料，从初级到高级，从基础到深入，对于学习FPGA的初学者很有用处。-FPGA and CPLD learning materials, from beginner to advanced, from basic to in-depth for beginners learning FPGA useful.
<smile> 在 2024-12-24 上传 | 大小：21.18mb | 下载：0

[VHDL编程] dvb_s2_ldpc_decoder_latest.tar

说明：用于数字电视机顶盒的DVB-S2的LDPC编码的解码模块，verilog代码-For digital TV set-top boxes of DVB- S2 LDPC coding, decoding module of verilog code
<YUKAI ZHANG> 在 2024-12-24 上传 | 大小：21.19mb | 下载：0

[VHDL编程] start_lab4

说明：用Verilog设计一个时间基准电路和带使能的多周期计数器，并在此基础是设计一个简单的秒表0.0-10.0计数- Verilog design with a time reference circuit and with enable multi-cycle counter, and on this basis is to design a simple stopwatch count 0.0-10.0
<林森> 在 2024-12-24 上传 | 大小：21.16mb | 下载：0

[VHDL编程] convolution

说明：卷积 严格遵守时序的一维卷积运算，用testbench测试了-convolution write a VHDL file to compute one-dimensional convolution latency 14
<Lu Li> 在 2024-12-24 上传 | 大小：21.11mb | 下载：0

[VHDL编程] Altera-FPGA_CPLD-design-Advanced

说明：《Altera FPGA_CPLD设计 高级篇》详细介绍FPGA应用于高级特性，LogicLock设计，时序约束，设计优化，高级工具及系统级设计技术，是深入学习FPGA的重要材料-" Altera FPGA_CPLD advanced part design" details FPGA used in advanced features, LogicLock design, timing constraints, de
<李浩轩> 在 2024-12-24 上传 | 大小：21.17mb | 下载：0

[VHDL编程] ps_bram

说明：通过ZYNQ的PS部分读写片上BRAM存储器(Read and write on-chip BRAM memory via the PS portion of the ZYNQ)
<abc5300322 > 在 2024-12-24 上传 | 大小：21.12mb | 下载：0