[VHDL编程] TEXTIO_Import_txt_Matlab

说明：将FPGA设计仿真结果数据写入到txt记事本中，然后通过Matlab读取txt中的数据并显示图像-write the FPGA simulation result data into textbook,and read these data from textbook and display image in Matlab
<王文华> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic_verilog

说明：交通灯程序，分为大路小路，小路的车少，装有传感器，小路来车时，大路即为红灯，等小路车走完变绿灯。-Traffic lights program, divided into the main road path, the path of the car less, equipped with sensors, the path to the car, the main road is the red light, the other la
<王骁蒙> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] blink

说明：State machine that blinks leds. Designed for Altera DE2-115 board.
<mmm_ika> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA_CON

说明：超帅VGA控制器源码 ，绝对原创 超帅VGA控制器源码 ，绝对原创-The VGA controller source code, Chaoshuai absolute originality
<王培明> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Key-input-module

说明：基于altera器件的按键输入模块verilog-Based on altera device key input module verilog
<林伟> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] led-module

说明：通过按键处理模块送来的信号，对led进行控制-Through the key processing module sent signals to control led
<林伟> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Digital-tube-display-module

说明：通过控制模块送来的数据对数码管进行动态扫描显示-Through the control module of the data sent to digital tube dynamic scanning display
<林伟> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Loudspeaker-module

说明：通过触发信号使蜂鸣器发出乐声：7、4、1（高音部）-Through the trigger signal make buzzer send music: 7, 4, 1 (Alt)
<林伟> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] The-clock-points-frequency-module

说明：对外部晶振50M进行分频，分出1M、1k和1的频率-External crystal oscillator fifty m for crossover, ceding 1 m, 1 k and 1 frequency
<林伟> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] division-by-convergence

说明：a code for goldschmidt divider-a code for goldschmidt divider....
<kavi> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] test_goldschmidt.vhd

说明：code to test a goldschmidt divider-code to test a goldschmidt divider
<kavi> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] simple-divider

说明：simple divider vhdl code
<kavi> 在 2024-11-20 上传 | 大小：1kb | 下载：0