资源列表

« 1 2 ... .90 .91 .92 .93 .94 395.96 .97 .98 .99 .00 ... 4311 »

[VHDL编程mpc

说明:该程序为设计实现了一个简单的微处理器,使用硬件语言编辑,设计方法简单。-The program is designed to achieve a simple microprocessor hardware language editing, simple design.
<赵莹> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程duogongnengshuzizhong

说明:多功能数字钟VHDL源文件,采用动态显示方式,6个数码管-Multifunction digital clock VHDL source files, dynamic display, six digital tube
<叶叶> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程led_key

说明:LED七段数码管键控显示,通过矩阵键盘控制,-LED nixie tubes keying display,using matrix keyboard controlling
<小乙> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程ds

说明:用VHDL实现的DS18B20温度传感器驱动,有效温度数据位为9位,每92ms刷新一次温度数据。-DS18B20 temperature sensor using VHDL drive, the data bits of the effective temperature of 9 per 92ms refresh time temperature data.
<RH> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程led

说明:基于xc4vsx25芯片的verilog语言程序,用于实现流水灯功能,包含源程序代码及管脚设置文件,本程序均通过调试,可于SEED-XDTK_V4实验箱上实现。-Verilog language program based on xc4vsx25 chips for light water features, including source code and pin settings file, the proceedings wer
<徐世超> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程scr

说明:60进制计数器同步置位30异步复位 modelsim仿真代码含激励 自己写的 可用 仅供参考入门-60 binary counter 30 the asynchronous reset modelsim simulation code containing motivate yourself to write synchronization set can be used for reference only entry
<ziranqingshuang> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程clock-divider

说明:clock generator vhdl code
<sgma> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程addsub32bit

说明:32bit floating point addition
<syed> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程counter16

说明:16位计数器,有使能功能,可以加减计数,有异步清零位,不用有限状态机-16-bit counter, enable function, you can add and subtract counting, asynchronous clear bits without a finite state machine
<赵永峰> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程tongbu_jian

说明:FPGA在通信上的运用:基于VHDL的同步头“0101010”检测指示模块-Application of FPGA in communication: VHDL based synchronous head "0101010" detection indication module
<杨涛> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程AD5668_verilog

说明:AD5668 的spi控制,使用verilog编写-control AD56668 using verilog
<王敏生> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程liushuideng

说明:FPGA基础实验8位流水灯,基于VHDL语言写的!-8 FPGA basis of experimental light water, based on VHDL write!
<蔡志栋> 在 2024-11-20 上传 | 大小:1kb | 下载:0
« 1 2 ... .90 .91 .92 .93 .94 395.96 .97 .98 .99 .00 ... 4311 »

源码中国 www.ymcn.org