[VHDL编程] MyPCICard

说明：是用于pci开发的核，可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间 -Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware
<徐江帆> 在 2025-01-17 上传 | 大小：4.52mb | 下载：0

[VHDL编程] DW8051

说明：一个兼容keil的8051内核，在Quartus II 8.0 上编译通过的。希望对大家有帮助-Keil a 8051-compatible core, the Quartus II 8.0, adopted by the compiler. We want to help! !
<1987> 在 2025-01-17 上传 | 大小：4.52mb | 下载：0

[VHDL编程] interface

说明：采用Cyclone EP1C3，VHDL程序算法实现了信号波形的实时采样并回放，同时能测量时域信号的频率，通过与MCU的8位并行接口，进行相互通信。-Using Cyclone EP1C3, VHDL program algorithm of the signal waveform of real-time sampling and playback at the same time capable of measuring the f
<姚益武> 在 2025-01-17 上传 | 大小：4.53mb | 下载：0

[VHDL编程] cpu

说明： 设计一个简化的处理器（字长8位），并使其与内存MEM连接，协调工作。用VHDL以RTL风格描述。该处理器当前执行的指令存放在指令寄存器IR中。处理器的指令仅算逻指令和访问内存指令）。-Design a simplified processor (8-bit word length), and connect it with the memory MEM, and coordination. Described with VHDL in
<jinxf> 在 2025-01-17 上传 | 大小：4.52mb | 下载：0

[VHDL编程] even_divider

说明：第一次上传文件，已通过仿真测试，可以实现任意的偶数倍分频-Achieve any even frequency divid
<张斌泽> 在 2025-01-17 上传 | 大小：4.53mb | 下载：0

[VHDL编程] Matlab_QuartusII_ModelSim

说明：这是DSP Builder9.0的破解器，希望对用到DSP builder的人有所帮助。-The cracker DSP Builder9.0 hope to help people to use DSP builder.
<张亚洲> 在 2025-01-17 上传 | 大小：4.52mb | 下载：0

[VHDL编程] MicroBlaze_demo

说明：良好的嵌入式核例程，MICROBLASE软核的应用-Good embedded nuclear the routines, MICROBLASE soft core applications
<xyf> 在 2025-01-17 上传 | 大小：4.53mb | 下载：0

[VHDL编程] I2C_EEPROM

说明：1. 本测试是夏宇闻 verilog数字系统设计教程，中的例程。 2. 编译环境Quartusii 3. 仿真环境Modelsim se 6.5d 4. 可综合部分已经经过quartus 验证正确 5. 仿真部分通过将I2C模块与一个EEPROM模型组合，通过时序仿真-EEPROM_I2C Verilog
<刘栋> 在 2025-01-17 上传 | 大小：4.52mb | 下载：0

[VHDL编程] 7series_hdl

说明：Xilinx 7 Series HDL Coding Recommendations. Very useful for Xilinx FPGA design.
<王宏> 在 2025-01-17 上传 | 大小：4.52mb | 下载：0

[VHDL编程] mc8051_cyclone_nios

说明：MC8051IP核构建及源代码，详细的介绍了怎么样构建mc8051ip以及源代码-MC8051IP nuclear build and source code, a detailed descr iption of how to build and source code mc8051ip
<宾湘伟> 在 2025-01-17 上传 | 大小：4.53mb | 下载：1

[VHDL编程] ADS1252

说明：内容为运用FPGA驱动ADS1252的工程文件，时钟频率为10M,内部使用了锁相环，可以自行调节采样频率。-FPGA-driven content for use ADS1252 project file, the clock frequency is 10M, internal use of the phase-locked loop, you can adjust their own sampling frequency.
<蒋欧> 在 2025-01-17 上传 | 大小：4.52mb | 下载：1

[VHDL编程] 0-999随机数

说明：1. 设计并实现一个随机数生成电路，每2秒随机生 成一个0~999之间的数字，并在数码管上显示 生成的随机数。 2. 为系统设置一个复位键，复位后数码管显示 “000”，2秒后再开始每2秒生成并显示随机 数，要求使用按键复位。(1. Design and implement a random number generating circuit, which generates randomly every 2 seconds Form
<Minbadly> 在 2020-06-09 上传 | 大小：4.53mb | 下载：3