资源列表

« 1 2 ... .59 .60 .61 .62 .63 3964.65 .66 .67 .68 .69 ... 4311 »

[VHDL编程clocksystem

说明:本文件是针对了解闹钟控制系统而写的一个VHDL源代码。-This document is aimed at understanding clock control system and write a VHDL source code.
<Mace> 在 2024-10-11 上传 | 大小:4721664 | 下载:0

[VHDL编程DA_fir

说明:基于分布式算法的FIR滤波器设计及FPGA实现-Distributed algorithm based on FIR filter design and FPGA realization of
<玉玲> 在 2024-10-11 上传 | 大小:4721664 | 下载:0

[VHDL编程goip

说明:This application is about xinlinx fpga. initialize the gpio,led,switch and others in the college project board. If you are a novice, this application will help you shorten the learning time.
<sinong> 在 2024-10-11 上传 | 大小:4717568 | 下载:0

[VHDL编程Verilog_Quickstart

说明:James M. Lee 的大作,学verilog必备图书-verilog quick start
<hxl> 在 2024-10-11 上传 | 大小:4727808 | 下载:0

[VHDL编程68013

说明:使用68013的测试程序,包含68013固件程序-use of cy7c68013,data transfer from usb to pc.
<杨小兽> 在 2024-10-11 上传 | 大小:4718592 | 下载:0

[VHDL编程Based-on-FPGA-of-FIR-filters

说明:基于FPGA的高阶FIR滤波器的设计,数字滤波器,分布式算法,CSD编码-Based on FPGA order FIR filters
<李功福> 在 2024-10-11 上传 | 大小:4720640 | 下载:0

[VHDL编程USB20D

说明:USB20D模块数据传输控制程序,包括FIFO的运用和数据上传下载-USB20D model translation
<gaojian> 在 2024-10-11 上传 | 大小:4719616 | 下载:0

[VHDL编程RS2

说明:该源代码是RS(31,19)码的完整编译码程序,采用的是VerilogHDL语言,包含了RS码的编码和译码,这蛋疼的东西花费好多时间-The source code is RS (31,19) code complete encoding and decoding procedures, and spend a lot of time using is VerilogHDL language contains the encoding
<qidong> 在 2024-10-11 上传 | 大小:4726784 | 下载:0

[VHDL编程429send

说明:实现EP3C5E144型FPGA发送429信号,通过429板卡接收验证-EP3C5E144 type FPGA to send 429 signal, through the 429 board received verification
<毛云峰> 在 2024-10-11 上传 | 大小:4716544 | 下载:0

[VHDL编程OpenBTS-USRP1

说明:用于OpenBTS USRP1 Cyclone FPGA比特流的Altera Quartus项目-Altera Quartus Project for OpenBTS USRP1 Cyclone FPGA bitstream
<骆扬> 在 2024-10-11 上传 | 大小:4719616 | 下载:0

[VHDL编程lcd5110_耗费资源少

说明:Quartus II 项目,可驱动LCD5110液晶显示屏。(This zip file contains a quartus ii project, which can driven the LED screen LCD5110.)
<蝠蝙> 在 2024-10-11 上传 | 大小:4725760 | 下载:0

[VHDL编程20180125_5M_01

说明:基于verilog产生伪随机二进制序列,序列速率为5M(A pseudo-random binary sequence based on verilog.)
<沿途ing> 在 2024-10-11 上传 | 大小:4717568 | 下载:0
« 1 2 ... .59 .60 .61 .62 .63 3964.65 .66 .67 .68 .69 ... 4311 »

源码中国 www.ymcn.org