资源列表
[VHDL编程] add xilinx embeded ip
说明:add xilinx embeded ip<jiexiongw> 在 2010-10-26 上传 | 大小:4.46mb | 下载:0
[VHDL编程] verilog100
说明:一百多个例子很好的verilog 学习资料,大家可以多多参考,适合初学者学习-More than 100 examples of good learning materials Verilog, you can a lot of reference, suitable for beginners to learn<mermaid> 在 2024-11-15 上传 | 大小:4.45mb | 下载:0
[VHDL编程] Test_final_ver1.01
说明:VHDL code for IFFT8pts Have fun!<Nguyen Manh Dat> 在 2024-11-15 上传 | 大小:4.46mb | 下载:0
[VHDL编程] DE2_UserManuall
说明:altera DE2 用户手册The DE2 package contains all components needed to use the DE2 board in conjunction with a computer that runs the Microsoft Windows software. -altera DE2 用户手册The DE2 package contains all components need<鱼尾> 在 2024-11-15 上传 | 大小:4.45mb | 下载:0
[VHDL编程] SPWM-output
说明:利用FPGA,采用DDS技术产生具有死区控制的SPWM波-To utilize FPGA, generation of DDS technology with deadband control SPWM wave<yizhengxin> 在 2024-11-15 上传 | 大小:4.46mb | 下载:0
[VHDL编程] Virtex5user-guide
说明:VIRTEX用户文档,非常适合初学者和学习xilinx原语的同志学习-VIRTEX development must the Chinese documents, very suitable for beginners to learn and learn from Comrade xilinx primitives<wang> 在 2024-11-15 上传 | 大小:4.46mb | 下载:0
[VHDL编程] aes3_rev1.0
说明:AES3在altera FPGA上开发的参考案例-AES3 Reference Design v1.0 The AES3/EBU reference design provides both a transmitter and a receiver. The receiver extracts the data and the clock an incoming AES3/EBU stream and stores t<刘星> 在 2024-11-15 上传 | 大小:4.45mb | 下载:0
[VHDL编程] Vhdl-Image-Processing
说明:Vhdl-Image-Processing<commando > 在 2024-11-15 上传 | 大小:4.44mb | 下载:0