[VHDL编程] DDS_VHDL_xzy

说明：在EDA开发软件QuartusII上利用VHDL语言实现DDS信号发生器，芯片是Altera公司的-in EDA software development QuartusII use VHDL DDS signal generator , chip companies are Altera
<xiaoyong> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] nios_led

说明：基于FPGA的SOPC嵌入式的流水灯的实现。-Embedded FPGA-based SOPC flow light implementation.
<暗夜> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] NIOSII_LED

说明：在FPGA开发板上做的基于Altera公司NiosII软核处理器的流水灯试验-Done in the FPGA development board based on Altera Corporation NiosII soft-core processor running water light test
<赵静> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] NIOS_LED

说明：NIOsii的简单例子，用于实现流水灯，编译测试通过，使用的是cyloneii系列。-NIOsii simple example, used to implement water lights, compile test, using cyloneii series.
<lizi> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] files1

说明：This zip file contains vhdl code for MQencoder for jpeg2000 encoder
<ramu> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] soc-recourse

说明：片上系统源代码这本书的配套源代码，这是一本讲解系统设计，分析代码的书-On-chip supporting system source code of the book source code, this is a book on system design, analysis of the code book
<wanlgu> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] dc_rmv

说明：这是一个用verilog写的DC滤波器，即melp算法中预处理部分，主要滤除50hz工频干扰，采用一个4阶的切比雪夫高通滤波器，截去频率位60hz以下的信号，其阻带的衰减位30db。-This is a verilog to write a DC filter the preprocessing part that melp algorithm, main filter 50hz frequency interference, the
<张妞妞> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] CycloneIII_EP3C40F780C8_33_FAT_Read

说明：cloneIII系列芯片EP3C40F780C8，NIOS II IDE,FAT_Read实验代码-SOPC,CycloneIII，EP3C40F780C8，NIOS II IDE, FAT_Read code
<leiyitan> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] aaa-crall2

说明：UCI7701液晶驱动芯片控制程序，能够使其按照指定波形输出数据进行屏幕刷新，自带验证程序-UCI7701 LCD driver chip control procedures, to make it according to the specified waveform output data to refresh the screen, built-in validation process
<xueyuan> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] FPGA11_DAC

说明：基于FPGA Verilog 按键调节DAC-Based on the FPGA Verilog buttons adjust the DAC
<宋贵来> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0

[VHDL编程] Fisheye_Correction_v2

说明：基于DE2-115的鱼眼畸变矫正verilog实现，具有拍照即存储照片功能，通过VGA输出实时的矫正后的图像-Based DE2-115 fisheye image distortion correction verilog realized that store photos with a camera function, real-time via the VGA output after correction
<陈谋奇> 在 2025-01-17 上传 | 大小：4.54mb | 下载：1

[VHDL编程] ug195

说明：这个文档是关于xilinx virtex-5 FPGA板的封装和管脚定义文件，对于使用v5 有很大的帮助-This document is package and pin definitions files about xilinx virtex-5 FPGA board for use v5 great help
<梁卓君> 在 2025-01-17 上传 | 大小：4.54mb | 下载：0